电子电路设计训练(北航)exp2014verilog课件.ppt

《电子电路设计训练(北航)exp2014verilog课件.ppt》由会员分享，可在线阅读，更多相关《电子电路设计训练(北航)exp2014verilog课件.ppt（3页珍藏版）》请在三一办公上搜索。

1,实验二,电子电路设计训练数字部分（Verilog）,2,目的：掌握较为复杂电路设计方法。内容：练习三、利用条件语句实现计数分频时序电路+练习三的练习题练习五、用always块实现较复杂组合逻辑电路+练习五的练习题地点：新主楼F535时间：下周二(4-08日下午16、17点):27、28班下周四(4-10日晚19、20、21点):21、22班+27、28排不下下周日(4-13日下午14、15、16、17点):23、24班+21班排不下下周日(4-13日晚19、20、21点):25、26班+22班排不下,实验二,3,联系方法,李峭、何锋新主楼 F710202教研室航空电子与总线通信实验室 Avionics and Bus Communications Laboratory(ABC Lab),Verilog,