单片机硬件结构 .ppt
《单片机硬件结构 .ppt》由会员分享,可在线阅读,更多相关《单片机硬件结构 .ppt(51页珍藏版)》请在三一办公上搜索。
1、第二章、MCS-51单片机硬件结构,本章内容,1.MCS-51单片机结构和原理2.并行输入/输出口电路结构3.时钟电路与复位电路4.单片机的工作过程 5.ATMEL系列简介,第二章、MCS-51单片机硬件结构,(参考(P13图2-1)8051结构框图,第二章、MCS-51单片机硬件结构,(参考(P13图2-1)8051结构框图,中央处理器CPU:8位,运算和控制功能,内部RAM:共256个RAM单元,用户使用前128个单元,用于存放可读写数据,后128个单元被专用寄存器占用。,内部ROM:4KB掩膜ROM,用于存放程序、原始数据和表格。,定时/计数器:两个16位的定时/计数器,实现定时或计数功
2、能。,并行I/O口:4个8位的I/O口P0、P1、P2、P3。,串行口:一个全双工串行口。,中断控制系统:5个中断源(外部中断2个,定时/计数中断2 个,串行中断1个),时钟电路:可产生时钟脉冲序列,允许晶振频率2MHZ20MHZ,1、8051单片机的基本组成,中央处理器CPU:8位,运算和控制功能内部RAM:共256个RAM单元,用户使用前128个单元,用于存放可读写数据,后128个单元被专用寄存器占用。内部ROM:4KB掩膜ROM,用于存放程序、原始数据和表格。定时/计数器:两个16位的定时/计数器,实现定时或计数功能。并行I/O口:4个8位的I/O口P0、P1、P2、P3。串行口:一个全
3、双工串行口。中断控制系统:5个中断源(外中断2个,定时/计数中断2 个,串行中断1个)时钟电路:可产生时钟脉冲序列,允许晶振频率2MHZ20MHZ,2、MCS-51单片机信号引脚简介,P3口线的第二功能,VCC,VSS,XTAL2XTAL1,RST,P0.0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7,P1.0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7,P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0,ALE,P3.0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7,2、振荡电路:XTAL1、XTAL
4、2,3、复位引脚:RST,4、并行口:P0、P1、P2、P3,7、ALE:地址锁存控制信号,1、电源线:VCC(+5V)、VSS(地),(参考(P17图2-2)8051引脚图,3.存储器,80318751805189C51,256B(字节),4K,64K,64K,(1)程序存储器,程序存储器(参照P17图2-3 C),内部,外部,(PC),程序存储器资源分布,中断入口地址,内部,外部,(2)数据存储器,数据存储器(P17图2-3a、b),RAM,专用寄存器,内部RAM存储器,工作寄存器区选择位RS0、RS1,高128个单元,离散分布有21个特殊功能寄存器SFR。,11个可以进行位寻址。,特别提
5、示:对SFR只能使用直接寻址方式,书写时可使用寄存器符号,也可用寄存器单元地址。,参见P21表2-4,MSBMost Significant Bit(最高有效位)LSB Least Significant Bit(最低有效位),RAM位寻址区位地址表,程序状态字寄存器PSW,PSW也称为标志寄存器,存放各有关标志。其结构和定义如下:,Cy 进位标志。用于表示Acc.7有否向更高位进位。,AC 辅助进位标志。用于表示Acc.3有否向Acc.4进位。,RS1、RS0 工作寄存器区选择控制位。RS1、RS0=00 0区(00H07H)RS1、RS0=01 1区(08H0FH)RS1、RS0=10 2
6、区(10H17H)RS1、RS0=11 3区(18H1FH),OV 溢出标志。表示Acc在有符号数算术运算中的溢出。,P 奇偶标志。表示Acc中“1”的个数的奇偶性。奇数为1 偶数为0,F0、F1 用户标志。,数据指针DPTR,堆栈指针SP,专用于指出堆栈顶部数据的地址。堆栈中数据存取按先进后出、后进先出的原则。堆栈操作分自动方式和指令方式。自动方式是在调用子程序或发生中断时CPU自动将断口地址存人或者取出;指令方式是使用进出栈指令进行操作。(注意与8086系列不同),16位,由两个8位寄存器DPH、DPL组成。主要用于存放一个16位地址,作为访问外部存储器(外RAM和ROM)的地址指针。,执
7、行调用子程序或发生中断时,CPU会自动将当前 PC值压入堆栈,将子程序入口地址或中断入口地址装入PC;子程序返回或中断返回时,恢复原有被压入堆栈的PC值,继续执行原顺序程序指令。,6)程序计数器PC,PC不属于特殊功能寄存器,不可访问,在物理结构上是独立的。PC是一个16位的地址寄存器,用于存放将要从ROM中读出的下一字节指令码的地址,因此也称为地址指针。PC的基本工作方式有:,自动加1。CPU从ROM中每读一个字节,自动执行 PC+1PC;,执行转移指令时,PC会根据该指令要求修改下一次 读ROM新的地址;,P0.0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7,P1.0
8、P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7,P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0,P3.0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7,4个8位并行I/O口:P0,P1,P2,P3;,均可作为双向I/O端口使用。,(1)特点:,P0:访问片外扩展存储器时,复用为低8位地址线和数据线 用作输入时,均须先写入“1”;用作输出时,P0口应外接上拉电阻。,P2:高8位地址线。,P1:双向I/O端口,P3:第二功能,4、并行输入/输出电路结构,P0口的负载能力为8个LSTTL门电路;P1P3口的负载能力为4个LSTT
9、L门电路。,单片机的引脚(P0口),P0.0P0.7:双向I/O(内置场效应管上拉)寻址外部程序存储器时分时作为双向8位数据口和输出低8位地址复用口;不接外部程序存储器时可作为8位准双向I/O口使用。(P23),2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,地址/数据,控制,引脚P0.X,3,4,Vcc,V1,V2,2,1,D,Q,CK,/Q,读引脚=1,读锁存器,写锁存器,内部总线,地址/数据,控制,引脚P0.X,3,4,0,0,1,0,0,截止,截止,=0,Vcc,P0用作通用I/O时,控制=0:(1)此脚作输入口(事先必须对它写“1”),V2,V1,2,1,D,Q,C
10、K,/Q,读引脚,读锁存器,写锁存器,内部总线,地址/数据,控制,引脚P0.X,3,4,0,0,1,0,0,截止,截止,=0,Vcc,P0用作通用I/O时,控制=0:(2)此脚作输出口时,当P0口用作输出口时,因输出级处于开漏状态,必须外接上拉电阻。当“写锁存器”信号加在锁存器的时钟端CLK上,此时D触发器将“内部总线”上的信号反相后输出到Q端,若D端信号为0,Q=1,v2导通,P0 x引脚输出“0”;若D端信号为1,Q=0,v2截止,虽然V1截止,因P0 x引脚已外接上拉电阻,P0 x引脚输出“1”。,V2,V1,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址/数
11、据,控制=1,引脚P0.X,3,4,1,0,1,1,=0,导通,截止,=0,Vcc,P0口用作地址/数据复用口,控制=1(1)作地址/数据输出:输出地址/数据=0 时,V1,V2,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址/数据,控制=1,引脚P0.X,3,4,1,1,0,0,=1,截止,导通,=1,Vcc,P0口用作地址/数据复用口,控制=1(2)作地址/数据输出:输出地址/数据=1 时,V1,V2,2,1,D,Q,CK,/Q,读引脚=1,读锁存器,写锁存器,内部总线,地址/数据,控制=0,引脚P0.X,3,4,Vcc,P0口用作地址/数据复用口(3)作/数据
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机硬件结构 单片机 硬件 结构
链接地址:https://www.31ppt.com/p-6103519.html