安徽理工大学计算机汇编教程ARM系统结构.ppt

《安徽理工大学计算机汇编教程ARM系统结构.ppt》由会员分享，可在线阅读，更多相关《安徽理工大学计算机汇编教程ARM系统结构.ppt（62页珍藏版）》请在三一办公上搜索。

1、2023/9/24,第16章 ARM 系统结构,1,8086/8088和ARM核汇编语言程序设计,第16章ARM系统结构,2023/9/24,第16章 ARM 系统结构,2,16.2 ARM微处理器的工作模式,16.3 ARM微处理器的寄存器组织,第15章 ARM CPU 概述,16.1 ARM微处理器的工作状态,16.4 ARM异常处理,16.5 ARM体系中的存储系统,2023/9/24,第16章 ARM 系统结构,3,ARM处理器支持下列数据类型：字节 8位半字 16位（必须分配为占用两个字节）字 32为（必须分配为占用4各字节）,2023/9/24,第16章 ARM 系统结构,4,AR

2、M处理器有两种操作状态：ARM状态：32位，这种状态下执行的是字方式的ARM指令；Thumb状态：16位，这种状态下执行半字方式的Thumb指令。,16.1 ARM微处理器的工作状态,注意：两个状态之间的切换并不影响处理器模式或寄存器内容。,2023/9/24,第16章 ARM 系统结构,5,处理器状态的切换,使用BX指令将ARM7TDMI内核的操作状态在ARM状态和Thumb状态之间进行切换。,;从Arm状态切换到Thumb状态 LDR R0,=Lable+1 BX R0;从Thumb状态切换到ARM状态 LDR R0,=Lable BX R0,地址最低位为1，表示切换到Thumb状态,地址

3、最低位为0，表示切换到ARM状态,跳转地址标号,2023/9/24,第16章 ARM 系统结构,6,16.2 ARM微处理器的工作模式,16.3 ARM微处理器的寄存器组织,第15章 ARM CPU 概述,16.1 ARM微处理器的工作状态,16.4 ARM异常处理,16.5 ARM体系中的存储系统,2023/9/24,第16章 ARM 系统结构,7,16.2 ARM微处理器的工作模式,ARM体系结构支持7种处理器模式，分别为：用户模式、快中断模式、中断模式、管理模式、中止模式、未定义模式和系统模式，如下表所示。这样的好处是可以更好的支持操作系统并提高工作效率。ARM7TDMI完全支持这七种模

4、式。,2023/9/24,第16章 ARM 系统结构,8,16.2 ARM微处理器的工作模式,2023/9/24,第16章 ARM 系统结构,9,特权模式,除用户模式外，其它模式均为特权模式。ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。,2023/9/24,第16章 ARM 系统结构,10,异常模式,这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状

5、态不可靠。,2023/9/24,第16章 ARM 系统结构,11,用户和系统模式,这两种模式都不能由异常进入，而且它们使用完全相同的寄存器组。系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。,2023/9/24,第16章 ARM 系统结构,12,16.2 ARM微处理器的工作模式,16.3 ARM微处理器的寄存器组织,第15章 ARM CPU 概述,16.1 ARM微处理器的工作状态,16.4 ARM异常处理,16.5 ARM体系中的存储系统,2023/9/24,第16章 ARM 系统结构,

6、13,ARM状态各模式下的寄存器,2023/9/24,第16章 ARM 系统结构,14,所有的37个寄存器，分成两大类：31个通用32位寄存器；6个状态寄存器。,2023/9/24,第16章 ARM 系统结构,15,2023/9/24,第16章 ARM 系统结构,16,在汇编语言中寄存器R0R13为保存数据或地址值的通用寄存器。它们是完全通用的寄存器，不会被体系结构作为特殊用途，并且可用于任何使用通用寄存器的指令。,2023/9/24,第16章 ARM 系统结构,17,其中R0R7为未分组的寄存器，也就是说对于任何处理器模式，这些寄存器都对应于相同的32位物理寄存器。,2023/9/24,第1

7、6章 ARM 系统结构,18,寄存器R8R14为分组寄存器。它们所对应的物理寄存器取决于当前的处理器模式，几乎所有允许使用通用寄存器的指令都允许使用分组寄存器,2023/9/24,第16章 ARM 系统结构,19,寄存器R8R12有两个分组的物理寄存器。一个用于除FIQ模式之外的所有寄存器模式，另一个用于FIQ模式。这样在发生FIQ中断后，可以加速FIQ的处理速度。,2023/9/24,第16章 ARM 系统结构,20,寄存器R13、R14分别有6个分组的物理寄存器。一个用于用户和系统模式，其余5个分别用于5种异常模式。,2023/9/24,第16章 ARM 系统结构,21,寄存器R13常作为

8、堆栈指针（SP）。在ARM指令集当中，没有以特殊方式使用R13的指令或其它功能，只是习惯上都这样使用。但是在Thumb指令集中存在使用R13的指令。,2023/9/24,第16章 ARM 系统结构,22,R14为链接寄存器（LR），在结构上有两个特殊功能：在每种模式下，模式自身的R14版本用于保存子程序返回地址；当发生异常时，将R14对应的异常模式版本设置为异常返回地址（有些异常有一个小的固定偏移量）。,2023/9/24,第16章 ARM 系统结构,23,R14寄存器与子程序调用,MOV PC,LR,R14(地址A),1.程序A执行过程中调用程序B；,操作流程,2.程序跳转至标号Lable，

9、执行程序B。同时硬件将“BL Lable”指令的下一条指令所在地址存入R14；,3.程序B执行最后，将R14寄存器的内容放入PC，返回程序A；,2023/9/24,第16章 ARM 系统结构,24,R14寄存器与异常发生,异常发生时，程序要跳转至异常服务程序，对返回地址的处理与子程序调用类似，都是由硬件完成的。区别在于有些异常有一个小常量的偏移。,2023/9/24,第16章 ARM 系统结构,25,R14寄存器注意要点,当发生异常嵌套时，这些异常之间可能会发生冲突。例如：如果用户在用户模式下执行程序时发生了IRQ中断，用户模式寄存器不会被破坏。但是如果允许在IRQ模式下的中断处理程序重新使能

10、IRQ中断，并且发生了嵌套的IRQ中断时，外部中断处理程序保存在R14_irq中的任何值都将被嵌套中断的返回地址所覆盖。,2023/9/24,第16章 ARM 系统结构,26,R14寄存器注意要点,a,return,地址A,1.执行用户模式下的程序；,2.发生IRQ中断，硬件将某个地址存入IRQ模式下的R14_irq寄存器，用户模式下的R14没有被破坏；,3.IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序；,未被破坏,2023/9/24,第16章 ARM 系统结构,27,R14寄存器注意要点,a,地址A,1.执行用户模式下的程序；,2.发生I

11、RQ中断，硬件将某个地址存入IRQ模式下的R14_irq寄存器，用户模式下的R14没有被破坏；,3.IRQ服务程序A执行完毕，将R14_irq寄存器的内容减去某个常量后存入PC，返回之前被中断的程序；,未被破坏,a,return,地址B,4.如果在IRQ处理程序中打开IRQ中断，并且再次发生IRQ中断，或者调用子程序；,5.硬件将返回地址保存在R14_irq寄存器中，原来保存的返回地址将被覆盖，造成错误；,被破坏,6.在程序B返回到程序A，然后在返回到用户模式下被中断的程序时，发生错误，将不能正确返回；,return,return,解决办法是确保R14的对应版本在发生中断嵌套时不再保存任何有意

12、义的值（将R14入栈），或者切换到其它处理器模式下。,2023/9/24,第16章 ARM 系统结构,28,寄存器R15为程序计数器（PC），它指向正在取指的地址。可以认为它是一个通用寄存器，但是对于它的使用有许多与指令相关的限制或特殊情况。如果R15使用的方式超出了这些限制，那么结果将是不可预测的。,2023/9/24,第16章 ARM 系统结构,29,读R15的限制,正常操作时，从R15读取的值是处理器正在取指的地址，即当前正在执行指令的地址加上8个字节（两条ARM指令的长度）。由于ARM指令总是以字为单位，所以R15寄存器的最低两位总是为0。,2023/9/24,第16章 ARM 系统结

13、构,30,读R15的限制,当使用STR或STM指令保存R15时，会有一个例外。这些指令可能将当前指令地址加8字节或加12字节保存（将来可能还有其它数字）。偏移量是8还是12取决于具体的ARM芯片，但是对于一个确定的芯片，这个值是一个常量。所以最好避免使用STR和STM指令来保存R15，如果很难做到，那么应当在程序中计算出该芯片的偏移量。,2023/9/24,第16章 ARM 系统结构,31,读R15的限制,计算偏移量程序代码：,SUBR1,PC,#4;R1=下面STR指令的地址STRPC,R0;保存STR指令地址+偏移量LDRR0,R0;然后重装SUBR0,R0,R1;计算偏移量,2023/9

14、/24,第16章 ARM 系统结构,32,写R15的限制,正常操作时，写入R15 的值被当作一个指令地址，程序从这个地址处继续执行（相当于执行一次无条件跳转）。,2023/9/24,第16章 ARM 系统结构,33,写R15的限制,由于ARM指令以字节为边界，因此写入R15的值最低两位通常为0b00。具体的规则取决于内核结构的版本：在ARM结构V3版及以下版本中，写入R15的值的最低两位被忽略，因此跳转地址由指令的实际目标地址（写入R15的值）和0 xFFFFFFFC相与得到；在ARM结构V4版及以上版本中，写入R15的值的最低两位为0，如果不是，结果将不可预测。,2023/9/24,第16章

15、 ARM 系统结构,34,寄存器CPSR为程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在因为异常事件而进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。详细描述参看3.8小节。,2023/9/24,第16章 ARM 系统结构,35,Thumb状态寄存器,Thumb状态寄存器集是ARM状态集的子集，程序员可以直接访问的寄存器为：8个通用寄存器R0R7；程序计数器（PC）；堆栈指针（SP）；链接寄存器（LR）；有条件访问程序状态寄存器（CPSR）。,2023/9/24,第16章 ARM 系统结构,36,Thu

16、mb状态各模式下的寄存器,注意：括号内为ATPCS中寄存器的命名，可以使用RN汇编伪指令将寄存器定义多个名字。其中ADS1.2的汇编程序直接支持这些名称，但注意a1a4，v1v4必须用小写。,2023/9/24,第16章 ARM 系统结构,37,Thumb状态下的通用寄存器,在汇编语言中寄存器R0R7为保存数据或地址值的通用寄存器。对于任何处理器模式，它们中的每一个都对应于相同的32为物理寄存器。它们是完全通用的寄存器，不会被体系结构作为特殊的用途，并且可用于任何使用通用寄存器的指令。,2023/9/24,第16章 ARM 系统结构,38,Thumb状态下的堆栈指针寄存器（SP）,堆栈指针SP

17、对应ARM状态的寄存器R13。每个异常模式都有其自身的SP分组版本，SP通常指向各异常模式所专用的堆栈。注意：在发生异常时，处理器自动进入ARM状态。,2023/9/24,第16章 ARM 系统结构,39,Thumb状态下的链接寄存器R14（LR）,链接寄存器LR对应ARM状态寄存器R14，在结构上有两个特殊功能，详见“ARM状态下的链接寄存器LR”。注意：在发生异常时，处理器自动进入ARM状态。,2023/9/24,第16章 ARM 系统结构,40,ARM状态和Thumb状态之间寄存器的关系,Thumb状态寄存器与ARM状态寄存器有如下的关系：Thumb状态R0R7与ARM状态R0R7相同；

18、Thumb状态CPSR和SPSR与ARM状态CPSR和SPSR相同；Thumb状态SP映射到ARM状态R13；Thumb状态LR映射到ARM状态R14；Thumb状态PC映射到ARM状态PC（R15）。,2023/9/24,第16章 ARM 系统结构,41,Thumb状态寄存器在Arm状态寄存器上的映射,低寄存器,高寄存器,2023/9/24,第16章 ARM 系统结构,42,在Thumb状态中访问高寄存器,在Thumb状态中，高寄存器（R8R15）不是标准寄存器集的一部分。汇编语言程序员对它们的访问受到限制，但可以将它们用于快速暂存。可以使用MOV、CMP和ADD指令对高寄存器操作，详见第4

19、章。,2023/9/24,第16章 ARM 系统结构,43,ARM7TDMI内核包含1个CPSR和5个供异常处理程序使用的SPSR。CPSR反映了当前处理器的状态，其包含：4个条件代码标志（负(N)、零(Z)、进位(C)和溢出(V)）；2个中断禁止位，分别控制一种类型的中断；5个对当前处理器模式进行编码的位；1个用于指示当前执行指令(ARM还是Thumb)的位。,2023/9/24,第16章 ARM 系统结构,44,条件代码标志,保留,控制位,溢出标志,进位或借位扩展,零,负或小于,IRQ禁止,FIQ禁止,状态位,模式位,N,Z,C,V,I,T,F,CPSR寄存器的格式,2023/9/24,第

20、16章 ARM 系统结构,45,每个异常模式还带有一个程序状态保存寄存器（SPSR），它用于保存在异常事件发生之前的CPSR。CPSR和SPSR通过特殊指令进行访问。详细信息请参阅第4章。注意：如果通过程序修改CPSR寄存器中的模式位进入异常模式，那么硬件将不会把CPSR保存至SPSR中。,程序状态寄存器,2023/9/24,第16章 ARM 系统结构,46,条件代码标志,大多数“数值处理指令”可以选择是否影响条件代码标志位。通常如果指令带S后缀，则该指令的执行会影响条件代码标志；但有一些指令的执行总是会影响条件代码标志。N、Z、C和V位都是条件代码标志。通过算术操作、逻辑操作、MSR或者LD

21、M指令可以对这些位进行设置。所有ARM指令都可按条件来执行，而Thumb指令中只有分支指令可按条件执行。,2023/9/24,第16章 ARM 系统结构,47,条件代码标志,各标志位的含义如下：N 运算结果的最高位反映在该标志位。对于有符号二进制补码，结果为负数时N=1，结果为正数或零时N=0；Z 指令结果为0时Z=1（通常表示比较结果“相等”），否则Z=0；,2023/9/24,第16章 ARM 系统结构,48,条件代码标志,各标志位的含义如下：C 当进行加法运算(包括CMN指令)，并且最高位产生进位时C=1，否则C=0。当进行减法运算(包括CMP 指令)，并且最高位产生借位时C=0，否则C

22、=1。对于结合移位操作的非加法/减法指令，C为从最高位最后移出的值，其它指令C通常不变；V当进行加法/减法运算，并且发生有符号溢出时V=1，否则V=0，其它指令V通常不变。,2023/9/24,第16章 ARM 系统结构,49,控制位,CPSR的最低8位为控制位，当发生异常时，这些位被硬件改变。当处理器处于一个特权模式时，可用软件操作这些位。它们分别是：中断禁止位；T位；模式位。,2023/9/24,第16章 ARM 系统结构,50,控制位,中断禁止位包括I和F位：当I位置位时，IRQ中断被禁止；当F位置位时，FIQ中断被禁止。T位反映了正在操作的状态：当T位置位时，处理器正在Thumb状态下

23、运行；当T位清零时，处理器正在ARM状态下运行。,2023/9/24,第16章 ARM 系统结构,51,控制位,模式位包括M4、M3、M2、M1和M0，这些位决定处理器的操作模式。注意：不是所有模式位的组合都定义了有效的处理器模式，如果使用了错误的设置，将引起一个无法恢复的错误。,2023/9/24,第16章 ARM 系统结构,52,CPSR模式位设置表,2023/9/24,第16章 ARM 系统结构,53,保留位,CPSR中的保留位被保留将来使用。为了提高程序的可移植性，当改变CPSR标志和控制位时，请不要改变这些保留位。另外，请确保您程序的运行不受保留位的值影响，因为将来的处理器可能会将这

24、些位设置为1或者0。,2023/9/24,第16章 ARM 系统结构,54,16.2 ARM微处理器的工作模式,16.3 ARM微处理器的寄存器组织,第15章 ARM CPU 概述,16.1 ARM微处理器的工作状态,16.4 ARM异常处理,16.5 ARM体系中的存储系统,2023/9/24,第16章 ARM 系统结构,55,16.4 ARM异常处理,只要正常的程序流被暂时中止，处理器就进入异常模式。例如响应一个来自外设的中断。在处理异常之前，ARM7TDMI内核保存当前的处理器状态，这样当处理程序结束时可以恢复执行原来的程序。如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常，详

25、见“异常优先级”部分。,2023/9/24,第16章 ARM 系统结构,56,16.4.1 ARM中的异常类型,2023/9/24,第16章 ARM 系统结构,57,16.4.2 ARM对异常的响应,保存处理器当前状态、中断屏蔽位以及各条件标志位。这是通过将当前程序状态寄存器CPSR的内容保存到将要执行的异常中断对应的SPSR寄存器中实现的。各异常中断有自己的物理SPSR寄存器。设置当前程序状态寄存器CPSR中相应的位。包括：设置CPSR中的位，使处理器进入相应的执行模式；设置CPSR中的位，禁止IRQ中断，当进入FIQ模式时，禁止FIQ中断。将寄存器lr_mode设置成返回地址。将程序计数器

26、值(PC)，设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处理程序处执行。,2023/9/24,第16章 ARM 系统结构,58,16.4.3 ARM从异常的返回,从异常中断处理程序中返回包括以下两个基本操作：恢复被中断的程序的处理器状态，即将SPSR_mode寄存器内容复制到CPSR中。返回到发生异常中断的指令的下一条指令处执行，即将lr_mode寄存器的内容复制到程序计数器PC中。,2023/9/24,第16章 ARM 系统结构,59,16.4.4 异常向量地址及优先级,2023/9/24,第16章 ARM 系统结构,60,16.2 ARM微处理器的工作模式,16.3 ARM微处理器的寄存器组织,第15章 ARM CPU 概述,16.1 ARM微处理器的工作状态,16.4 ARM异常处理,16.5 ARM体系中的存储系统,2023/9/24,第16章 ARM 系统结构,61,16.5.2 ARM存储器格式,ARM体系结构可以用两种方法存储字数据，称之为大端格式和小端格式,1大端格式：在这种格式中，字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中，,2023/9/24,第16章 ARM 系统结构,62,16.5.2 ARM存储器格式,2小端格式：与大端存储格式相反，在小端存储格式中，低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。,