《ARM硬件结构》课件.ppt
《《ARM硬件结构》课件.ppt》由会员分享,可在线阅读,更多相关《《ARM硬件结构》课件.ppt(162页珍藏版)》请在三一办公上搜索。
1、嵌入式技术与应用,智能电器与智能系统省重点实验室,ARM硬件结构,5,C H A P T E R,第5章 目录,1.简介2.引脚配置3.存储器寻址4.系统控制模块5.存储器加速模块6.外部存储器控制器7.引脚连接模块8.向量中断控制器9.GPIO,10.UART011.UART112.I2C接口13.SPI接口14.定时器0/115.脉宽调制器(PWM)16.A/D转换器17.实时时钟18.看门狗,第5章 目录,1.简介2.引脚配置3.存储器寻址4.系统控制模块5.存储器加速模块6.外部存储器控制器7.引脚连接模块8.向量中断控制器9.GPIO,10.UART011.UART112.I2C接口
2、13.SPI接口14.定时器0/115.脉宽调制器(PWM)16.A/D转换器17.实时时钟18.看门狗,5.1 简介,LPC2000系列微控制器概述,LPC2000系列微控制器基于ARM7TDMI-S CPU内核。支持ARM和Thumb指令集,芯片内集成丰富外设,而且具有非常低的功率消耗。使该系列微控制器特别适用于工业控制、医疗系统、访问控制和POS机等场合。,LPC2000系列器件信息,芯片内部框图,LPC2000系列微控制器包含四大部分:,ARM7TDMI-S CPU,ARM7局部总线及相关部件,AHB高性能总线及相关部件,VLSI外设总线及相关部件,芯片内部框图,LPC2000系列微控
3、制器将ARM7TDMI-S配置为小端模式(Little-endian)。,ARM7TDMI-SCPU,AHB外设分配了2M字节的地址范围,它位于4G字节ARM寻址空间的最顶端。每个AHB外设都分配了16KB的地址空间。,LPC2000系列微控制器的外设功能(除中断控制器)都连接到VPB总线。AHB到VPB的桥将VPB总线与AHB总线相连。VPB外设分配了2M字节的地址范围,从3.5GB地址点开始。每个VPB外设都分配了16KB的地址空间。,AHB To VPB桥,芯片内部各单元简介,内部存储器包括无等待SRAM和Flash;,外部存储器控制器(EMC)支持4个BANK的外部SRAM或Flash
4、,每个BANK最多16MB;,系统功能包括维持芯片工作的一些基本功能,如系统时钟、复位等;,向量中断控制器(VIC)可以减少中断的响应时间,最多可以管理32个中断请求;,I2C串行接口为标准的I2C总线接口,支持最高速度400kb;,EMC,系统功能,VIC,I2C串行接口,芯片内部各单元简介,具有两个完全独立的SPI控制器,遵循SPI规范,可配置为SPI主机或从机;,具有两个UART接口,均包含16字节的接收/发送FIFO,内置波特率发生器。其中UART1具有调制解调器接口功能;,在LPC2119/2129/2290/2292等芯片中包含CAN总线接口;,看门狗定时器带有内部分频器,可以方便
5、设置溢出时间,在软件使能看门狗后只有复位可以禁止(具有调试模式);,SPI串行接口,UART0&1,CAN,看门狗定时器,芯片内部各单元简介,系统控制模块包括一些与其它外设无关的功能,如功率控制等;,外部中断有4路多引脚输入,可用于CPU掉电唤醒;,定时器0/1为两个独立的带可编程32位预分频器的32位定时器/计数器,具有捕获和匹配输出功能;,具有4/8路10位ADC,可以设置为多路循环采样模式。10位转换时间最短为2.44us;,系统控制,外部中断,TIMER0/1,ADC,芯片内部各单元简介,不同封装的芯片具有数目不等的IO口,它们可以承受5V电压。每个IO口可以独立设置为输入/输出模式,
6、在作为输出模式时可以分别置位或清零;,脉宽调制器可以灵活设置,以适应不同的场合。可以设置为单边沿或双边沿输出方式,可以灵活的设置频率和占空比;,实时时钟具有可编程的寄存时钟分频器,以适应不同的晶振频率。带日历和时钟功能,提供秒、分、时、日、月、年和星期,同时具有非常的功耗。,通用I/O,PWM0,实时时钟,第5章 目录,1.简介2.引脚配置3.存储器寻址4.系统控制模块5.存储器加速模块6.外部存储器控制器7.引脚连接模块8.向量中断控制器9.GPIO,10.UART011.UART112.I2C接口13.SPI接口14.定时器0/115.脉宽调制器(PWM)16.A/D转换器17.实时时钟1
7、8.看门狗,5.2 引脚配置,LPC2000系列芯片外形,LPC2210/2212/2214,LPC2114/2124,5.2 引脚配置,引脚功能选择使用示例,LPC2000系列微控制器的引脚一般是多个功能复用,但是同一引脚在同一时刻只能使用其中一个功能,这可以通过设置PINSELx寄存器来选择,详细介绍见“引脚连接模块”小节。,通过PINSEL0控制引脚功能,第5章 目录,1.简介2.引脚配置3.存储器寻址4.系统控制模块5.存储器加速模块6.外部存储器控制器7.引脚连接模块8.向量中断控制器9.GPIO,10.UART011.UART112.I2C接口13.SPI接口14.定时器0/115
8、.脉宽调制器(PWM)16.A/D转换器17.实时时钟18.看门狗,小节目录,存储器分布各存储器操作方法存储器映射预取指中止和数据中止异常向量表,小节目录,存储器分布各存储器操作方法存储器映射预取指中止和数据中止异常向量表,5.3 存储器寻址,地址空间,片外存储器,片内存储器,一个具体应用可能存在的物理存储器,5.3 存储器寻址,不同芯片内部存储器分布,LPC2210,LPC2114/2212,LPC2124/2214,0 x00000000,0 x0001FFFF,0 x0003FFFF,0 x40000000,0 x40001FFF,小节目录,存储器分布各存储器操作方法存储器映射预取指中止
9、和数据中止异常向量表,5.3 存储器寻址,片内Flash编程方法:,JTAG,串口,1.通过内置JTAG接口;,2.通过在系统编程(ISP),使用UART0通信;,3.通过在应用编程(IAP);,5.3 存储器寻址,片外Flash编程方法(LPC2200):,在CPU上运行一个装载程序(Loader,一般由用户编写),该程序通过串口接收要烧写的数据,然后擦除编程Flash。,串口,Loder程序,外部Flash,5.3 存储器寻址,片内SRAM的写操作,SRAM控制器包含一个回写缓冲区,它总是保存着软件发送到SRAM的最后一个字数据。该数据只有在软件请求下一次写操作时才写入SRAM。如果发生芯
10、片复位,实际的SRAM内容将不会反映最近一次的写操作。,?,?,回写缓冲区,内部SRAM,写入地址,写入A,写入B,A,A,写入A,B,小节目录,存储器分布各存储器操作方法存储器映射预取指中止和数据中止异常向量表,5.3存储器寻址,存储器映射基本概念,ARM处理器产生的地址叫虚拟地址,把这个虚拟地址按照某种规则转换到另一个物理地址去的方法称为地址映射。这个物理地址表示了被访问的存储器的位置。它是一个地址范围,该范围内可以写入程序代码。通过地址映射的方法将各存储器分配到特定的地址范围后,这时用户所看见的存储器分布为存储器映射。,5.3存储器寻址,芯片复位后用户看见的地址空间,128KB Flas
11、h(LPC2114/2212),256KB Flash(LPC2124/2214),16KB SRAM,8KB BootBlock,2MB VPB 外设,2MB AHB 外设,0 x00000000,0 xFFFFFFFF,保留给片内存储器使用,保留给片内存储器使用,保留给外部存储器使用,0 x40000000,0 xE0000000,0 x80000000,0 xF0000000,0 x00020000,地址空间,5.3存储器寻址,AHB和VPB,AHB(先进的高性能总线)和VPB(VLSI外设总线)外设区域都为2M字节,可各分配128个外设。每个外设空间的规格都为16K字节,这样就简化了每
12、个外设的地址译码。,注意:AHB和VPB外设区域中不管是字还是半字,都是一次性访问。例如不可能对一个字寄存器的最高字节执行单独的读或写操作,5.3存储器寻址,外设存储器映射,均为12816KB(2MB)范围,5.3存储器寻址,AHB外设映射,5.3存储器寻址,VPB外设映射,5.3存储器寻址,Boot lock的映射地址安排,为了兼容将来的器件,整个Boot Block被映射到片内存储器空间的顶端。所以将来的芯片内置不同的RAM和FALSH都不会影响Boot Block的位置。,地址空间,映射位置固定在内部存储器顶端,RAM和Flash的变化不会影响BootBlock的位置,SRAM,Flas
13、h,0 x80000000,5.3存储器寻址,存储器重新映射,存储器重新映射是将复位后用户所见的存储器中部分区域,再次映射到其它的地址上。对于Philips的LPC系列ARM微控制器,存储器重新映射区域一共为64字节,分别为异常向量区(32字节)和紧随其后的32字节。存储器重新映射的方法允许在不同模式下处理中断,重新映射的存储器区域在地址0 x000000000 x0000003F处。存储器重新映射的控制见“存储器映射控制”小节。,存储器分布各存储器操作方法存储器映射预取指中止和数据中止异常向量表,小节目录,5.3存储器寻址,预取指中止和数据中止异常,如果试图访问一个保留地址或未分配区域的地址
14、,ARM处理器将产生预取指中止或数据中止异常。,5.3存储器寻址,预取指中止和数据中止异常,这些区域分别为:,1.特定的ARM器件所没有的存储器映射区域;,2.AHB外设空间中未分配的区域;,3.VPB外设空间中未分配的区域。,5.3存储器寻址,预取指中止和数据中止异常,注意:只有在试图执行从非法地址取指的指令时,ARM才会将预取指中止标志与相关的指令(没有意义的指令)一起保存到流水线并对中止进行处理。当代码在非常靠近存储器边界执行时,防止由预取指所导致的意外中止。,5.3存储器寻址,预取指中止和数据中止异常举例,指令流水线,存储器,程序 存储器,第N次取指,第N+1次取指,5.3存储器寻址,
15、预取指中止和数据中止异常举例,指令流水线,存储器,程序 存储器,第N+2次取指,5.3存储器寻址,预取指中止和数据中止异常举例,指令流水线,存储器,程序 存储器,5.3存储器寻址,预取指中止和数据中止异常举例,指令流水线,存储器,程序 存储器,第N+3次取指,流水线的执行级执行了无效指令,发生预取指中止。如果指令C为跳转指令则可以避免预取指中止的发生。,存储器分布各存储器操作方法存储器映射预取指中止和数据中止异常向量表,小节目录,5.3存储器寻址,异常向量表,对于每一个异常事件,都有一个与之相对应的处理程序,它们是关联在一起的,并以一张一维表的格式存储在存储器的固定单元中。这张指定了各异常中断
16、及其处理程序的对应关系的表,称为异常向量表。,5.3存储器寻址,异常向量表,各异常向量的固定位置,该位置被Boot装载程序用作有效用户程序的检测标志。通过定义此保留值,使向量表所有数据32位累加和为0,芯片复位后才能脱机运行用户程序。,5.3存储器寻址,位于启动代码中的异常向量表,什么是启动代码?一般在32位ARM应用系统中,大多数采用C语言进行软件编程。但是在运行应用代码前需要进行系统初始化。常用一个汇编文件作启动代码,它可以实现异常向量表定义、堆栈初始化、系统变量初始化、中断系统初始化、I/O初始化、外围部件初始化、地址重映射等操作。,位于启动代码中的异常向量表,CODE32 AREA v
17、ectors,CODE,READONLY ENTRYReset LDR PC,ResetAddr LDR PC,UndefinedAddr.DCD 0 xb9205f80 LDR PC,PC,#-0 xff0 LDR PC,FIQ_AddrResetAddr DCD ResetInitUndefinedAddr DCD Undefined.Nouse DCD 0IRQ_Addr DCD 0FIQ_Addr DCD FIQ_Handler,前32字节为异常入口,后32字节为跳转地址,异常向量表,位于启动代码中的异常向量表,CODE32 AREA vectors,CODE,READONLY ENT
18、RYReset LDR PC,ResetAddr LDR PC,UndefinedAddr.DCD 0 xb9205f80 LDR PC,PC,#-0 xff0 LDR PC,FIQ_AddrResetAddr DCD ResetInitUndefinedAddr DCD Undefined.Nouse DCD 0IRQ_Addr DCD 0FIQ_Addr DCD FIQ_Handler,异常向量表,例如:发生未定义异常时,1.程序计数器(PC)指向0 x00000004;,2.执行当前的指令,将Undefined地址值装入PC,实现至未定义异常处理程序的跳转。,装入,位于启动代码中的异常向
19、量表,CODE32 AREA vectors,CODE,READONLY ENTRYReset LDR PC,ResetAddr LDR PC,UndefinedAddr.DCD 0 xb9205f80 LDR PC,PC,#-0 xff0 LDR PC,FIQ_AddrResetAddr DCD ResetInitUndefinedAddr DCD Undefined.Nouse DCD 0IRQ_Addr DCD 0FIQ_Addr DCD FIQ_Handler,异常向量表,注意:异常向量表中程序跳转使用LDR指令,而没有使用B指令。,原因:1.LDR指令可以全地址范围跳转,而B指令只能
20、在前后32MB范围内跳转;2.芯片具有Remap功能。当向量表位于内部RAM或外部存储器中,用B指令不能跳转到正确的位置。,B ResetAddr,第5章 目录,1.简介2.引脚配置3.存储器寻址4.系统控制模块5.存储器加速模块6.外部存储器控制器7.引脚连接模块8.向量中断控制器9.GPIO,10.UART011.UART112.I2C接口13.SPI接口14.定时器0/115.脉宽调制器(PWM)16.A/D转换器17.实时时钟18.看门狗,5.4 系统控制模块小节目录,系统控制模块概述系统时钟复位外部中断存储器映射控制功率控制唤醒定时器,5.4 系统控制模块小节目录,系统控制模块概述系
21、统时钟复位外部中断存储器映射控制功率控制唤醒定时器,5.4 系统控制模块,系统控制模块概述,系统控制模块包括一些系统构件和控制寄存器,它们具有众多与芯片内其它外设无关的功能。系统控制模块包括:系统时钟单元、复位、外部中断输入、存储器映射控制、功率控制和唤醒定时器。,5.4 系统控制模块小节目录,系统控制模块概述系统时钟复位外部中断存储器映射控制功率控制唤醒定时器,系统时钟小节目录,系统时钟概述晶体振荡器()PLL()VPB分频器(),系统时钟小节目录,系统时钟概述晶体振荡器()PLL()VPB分频器(),系统时钟,系统时钟概述,CPU正常工作需要有合适的时钟信号,包括ARM7内核使用的CCLK
22、时钟,和芯片外设使用的PCLK时钟。通过LPC2000系列微控制器的时钟产生单元产生ARM7内核和芯片外设正常工作所需要的时钟节拍。,系统时钟,系统时钟概述,FOSC,CPU时钟结构,系统时钟,时钟产生单元,时钟产生单元包括晶体振荡器、锁相环振荡器(PLL)和VPB分频器。,系统时钟概述晶体振荡器()PLL()VPB分频器(),系统时钟小节目录,系统时钟,晶体振荡器,LPC2000微控制器可以使用内部的晶体振荡器产生时钟信号,也可以从外部引入时钟信号。,从属模式,振荡模式,系统时钟,晶体振荡器,使用从属模式时,时钟信号通过X1引脚从外部输入,输入频率范围:150(MHz),其幅度不小于200m
23、 Vrms。,系统时钟,晶体振荡器,使用振荡模式时,时钟信号由内部晶体振荡器和外部连接的晶体振荡产生,振荡频率范围:130(MHz)。,系统时钟,晶体振荡器,注意:如果使用了ISP下载功能或者连接PLL提高频率,则输入的时钟频率范围必须在1025(MHz)之间。,从属模式,振荡模式,系统时钟小节目录,系统时钟概述晶体振荡器()PLL()VPB分频器(),系统时钟,锁相环(PLL),由晶体振荡器输出的时钟信号,通过PLL升频,可以获得更高的系统时钟(CCLK)。PLL接受的输入时钟频率范围为1025MHz,通过一个电流控制振荡器(CCO)倍增到1060MHz。,10MHz25MHz,10MHz6
24、0MHz,PLL,PLL内部结构,相位频率检测,CCO,10,/2P分频,M分频,01,01,FOSC,FCCO,FCLK,晶体振荡器输入时钟,对输入的两路时钟信号进行相位频率检测,将两者差值以电流形式输出,电流控制振荡器,根据输入电流控制振荡频率,对输入时钟分频,输入时钟 2选1开关,PLL内部结构,相位频率检测,CCO,10,2P分频,M分频,01,01,FOSC,FCCO,FCLK,FCCO/2P,FCCO/(2P*M),CCO自由振荡,输出频率FCCO,根据两个输入时钟的相位偏差,控制CCO。当两个时钟相位同步时,回路锁定。,PLL相关寄存器(参考168),PLL控制寄存器(PLLCO
25、N):,PLLE:PLL使能,该位为1时将激活PLL并允许其锁定到指定的频率;,PLLC:PLL连接,当PLLE为1,并且在PLL锁定后,该位为1,将把PLL作为时钟源连接到CPU,否则直接使用振荡器时钟。,注:其中“”表示该位保留,用户不要向该位写入1,读取的值将不确定,PLLC,PLLE,PLL相关寄存器,PLL控制寄存器(PLLCON):,PLLC,PLLE,PLL相关寄存器,PLL控制寄存器(PLLCON):,PLL配置寄存器(PLLCFG):,MSEL4:0:PLL分频器值,在PLL频率计算中其值为(M-1);,PSEL1:0:PLL分频器值,在PLL频率计算中其值为P。,PLL相关
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ARM硬件结构 ARM 硬件 结构 课件
链接地址:https://www.31ppt.com/p-6071838.html