计算机组成原理(华科版)第六章系统总线.ppt
《计算机组成原理(华科版)第六章系统总线.ppt》由会员分享,可在线阅读,更多相关《计算机组成原理(华科版)第六章系统总线.ppt(65页珍藏版)》请在三一办公上搜索。
1、第六章 系统总线,6.1 系统总线结构,总线(Bus),又称之为母线,是从一个或多个源部件传送信息到一个或多个目的部件的传输线束。总线是多个部件间的公共连线。,总线的结构与连接方式,总线就是指能为多个功能部件服务的一组公用信息线。,一个计算机系统中的总线,大致分为如下三类:内部总线 同一部件之间的总线,如CPU内部连接各寄存器及运算器之间的连线。系统总线 同一台计算机系统各部件之间连接的总线,如CPU、内存、通道和各类I/O接口间的连线。多机系统总线 多台处理机之间互相连接的总线,它涉及到多机系统互连。,1总线的结构 地址线:用于选择信息传送的设备。例如,CPU与主存传送数据或指令时,必须将主
2、存单元的地址送到总线地址线上,只有主存储器响应这个地址,其他设备则不响应。地址线通常是单向线,地址信息由源部件发送到目的部件。数据线:用于总线上的设备之间传送数据信息。数据线通常是双向线。例如,CPU与主存可以通过数据线进行输入(取数)或输出(写数)。,控制线:用于实现对设备的控制和监视功能。例如,CPU与主存传送信息时,CPU通过控制线发送读或写命令到主存,启动主存读或写操作。同时,通过控制线监视主存送来的MOC回答信号,判断主存的工作是否已完成。控制线通常都是单向线,有从CPU 发送出去的,也有从设备发送出去的。除以上3种线外,还有时钟线、电源线和地线等,分别用作时钟控制及提供电源。为减少
3、信号失真及噪声干扰,地线通常有多根,分布格式很讲究。,2总线的连接方式,通过接口可以实现高速机器与低速外设之间工作速度上的匹配和同步,并完成计算机和外设之间的所有数据传送和控制。因此,“接口”又有“适配器”、“设备控制器”等名称。,根据连接方式不同,单机系统中采用的总线结构有三种基本类型:单总线结构;双总线结构;三总线结构。,(1)单总线结构 在许多微小型计算机中,使用一条单一的系统总线来连接CPU、内存和I/O设备,称为单总线结构,如图6.1所示。,在单总线结构中,要求连接到总线上的逻辑部件必须高速运行,以便在某些设备需要使用总线时,能迅速获得总线控制权;而当不再使用总线时,能迅速放弃总线控
4、制权,否则,一条总线由多种部件共用,可能导致很大的时间延迟。,在单总线系统中,主存与输入、输出设备都在同一条总线上,设备的寻址采用统一编址的方法,即所有的主存单元及外部设备接口寄存器的地址一起构成一个连续的地址空间(单总线地址空间),因此,访内指令与输入/输出指令在形式上完全相同,区别仅在于地址的数值不同,这就是说,对输入/输出设备的操作,完全可以和内存的操作一样处理。这样,当CPU把指令的地址字段送到总线上时,如果该地址字段对应的地址是内存地址,则内存予以响应。此时,在CPU和内存之间将发生数据传送,数据传送的方向由指令操作码决定,如图6.2(b)所示。,如果该指令地址字段对应的是外围设备地
5、址,则外围设备译码器予以响应,此时,CPU和与该地址相对应的外围设备之间,将发生数据传送,而数据传送的方向由指令操作码决定,如图6.2(c)所示。在单总线系统中,某些外围设备也可以指定地址。此时,外围设备通过与CPU中的总线控制部件交换控制部件的方式占有总线。一旦外围设备得到总线控制权,就可向总线发送地址信号,使总线上的地址线置为适当的代码状态,以便决定它将要与那一个设备进行信息交换。采用统一编址方法,省去一类I/O指令,简化了指令系统。此外,单总线结构简单,使用灵活,易扩充。然而,单总线的地址线位数与主存地址位数相同,主存的部分地址空间要用于外部设备接口寄存器寻址。此外,所有的部件均通过一条
6、总线进行通信,分时使用总线,因此,通信速度比较慢。通常,单总线结构适用于小型或微型计算机的系统总线。,(2)双总线结构 单总线系统中,由于所有逻辑部件都挂在同一个总线上,因此总线只能分时工作,即某一时间只能允许一对部件之间传送数据,这就使信息传送的吞吐量受到限制。为此出现了双总线结构。这种结构保持了单总线系统简单、易于扩充的优点,但又在CPU和内存之间专门设置了一组高速的存储总线,使CPU 可通过专用总线与存储器交换信息,并减轻了系统总线的负担,同时内存仍可通过系统总线与外设之间实现DMA操作,而不必经过CPU。这种双总线系统以增加硬件为代价,当前高档微型机中广泛采用这种总线结构。,(3)三总
7、线结构 图6.4所示的为三总线系统的结构图,它是在双总线系统的基础上增加I/O总线形成的。其中系统总线是CPU、内存和通道(IOP)。进行数据传送的公共通路,而I/O总线是多个外部设备与通道之间进行数据传送的公共通路。,由上述可知,在DMA方式中,外设与存储器间直接交换数据而不经过CPU,从而减轻CPU对数据输入/输出的控制,而“通道”方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理器,又称为IOP(I/O处理器),它分担了一部分CPU的功能,以实现对外设的统一管理及外设与内存之间的数据传送。显然,由于增加了IOP,整个系统的效率将大大提高,然而这是以增加更多的硬件代价换来的。
8、三总线系统通常用于中、大型计算机中。,3.总线结构对计算机系统性能的影响(1)最大存储容量 在单总线系统中,最大内存容量必须小于由计算机字长所决定的可能的地址总数。在双总线系统中,对内存和外设进行存取的判断是利用各自的指令操作码来进行的。由于内存地址和外设地址出现于不同的总线上,所以存储容量不会受到外围设备多少的影响。,(2)指令系统 在双总线系统中,CPU对内存总线和系统总线必须有不同的指令系统。由于使用哪条总线要由操作码加以规定,所以在双总线系统中,访问内存操作和输入/输出操作各有不同的指令。在单总线系统中,CPU 对访问内存和输入/输出操作是使用相同的操作码,即使用相同的指令,但地址不同
9、。(3)吞吐量 计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。系统吞吐量主要取决于内存的存取周期。,总线接口,1信息的传送方式,计算机系统中,信息传输基本有四种方式:串行传送、并行传送、并串行传送和分时传送。但是出于速度和效率上的考虑,系统总线上传送信息时,通常采用并行传送方式。在一些微型计算机或单片机中,由于CPU 引脚数的限制,系统总线传送信息时,采用的是并串行方式或分时方式。,(1)串行传送 当信息以串行方式传送时,只有一条传输线,且采用脉冲传送。在串行传送时,按顺序来传送表示一个数码的所有二进制位(bit)的脉冲信号,每次一位。通常以第一个脉冲信号表示数码的最低有效位,最后一
10、个脉冲信号表示数码的最高有效位,图6.5(a)所示的是串行传送的示意图。假定串行数据是由“位时间”组成的,那么传送8个比特需要8个位时间。例如,如果接受设备在第一个位时间和第三个位时间接受到一个脉冲,而其余的6个位时间没有收到脉冲,那么就会知道所收到的二进制信息是00000101,注意,串行传送时低位在前,高位在后。在串行传送时,被传送的数据需要在发送部件进行并行串行变换,这称为拆卸;而在接受部件又需要进行串行并行变换,这称为装配。,(2)并行传送 用并行方式传送二进制信息时,对每个数据位都需要单独一条传输线。信息有多少二进制位组成,就需要多少条传输线,这样二进制数“0”或“1”可在不同的线上
11、同时进行传送。(3)并串行传送 如果一个数据字由四个字节组成,在总线上以并串行方式传送,那么传送一个字节时采用并行方式,而字节间的传送采用串行方式。显然,并串行传送方式是并行方式和串行方式的结合。图6.5(c)所示的是并串行传送方式的示意图。(4)分时传送 分时传送有两种概念。一是在分时传送信息时,总线不明确区分哪些是数据线,哪些是地址线,而是统一传送数据或地址的信息。由于传输线上既要传送地址信息,又要传送数据信息,因此必须划分时间,以便在不同的时间间隔中完成传送地址和传送数据的任务。,2接口的基本概念 广义地讲,“接口”是指中央处理器(CPU)和内存、外围设备、或两种外围设备、或两种机器设备
12、之间通过总线进行连接的逻辑部件。接口部件在它所连接的两部件之间起着“转换器”的作用,以便实现彼此之间的信息传送。,典型的接口通常具有如下功能:控制 接口靠程序的指令信息来控制外围设备动作,如启动、关闭设备等。缓冲 接口在外围设备和计算机系统的其他部件之间用作为一个缓冲器,以补偿各种设备在速度上的差异。状态监视 接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等,供CPU 询问外围设备时进行分析之用。转换数据格式 接口可以完成任何要求的数据转换,例如并-串转换或串-并转换,因此数据能在外围设备和CPU之间正确地进行传送。整理 接口可以完成一些特别的功能,
13、例如在需要时可修改字计数器或当前内存地址寄存器。程序中断 每当外围设备向软件请求某种动作时,接口即发出一个中断请求信号到CPU。例如,如果设备完成了一个操作或设备中存在着一个错误状态,接口就发出中断。,3串行通信与数据接口(1)串行通信的优点 串行传送可以大大减少传送线,从而大大的降低成本。但是串行传送的速度慢,若并行传送所需的时间为t,则串行传送的时间至少为nt(其中n为位数)。(2)传送编码 在计算机中,数和字符等都是以一定的编码表示的。编码的种类很多,常用的主要有:扩展的BCD交换码EBCDIC(Extended Binary Coded Decimal Interchange Code
14、),这是一种8b编码,通常用在同步通信中。美国标准信息交换码ASCII(American Standard Code for Information Interchange)。,(3)通信方式 在串行通信中,有两种最基本的通信方式。1)异步通信ASYNC(Asynchronous Data Communication)它用一个起始位表示字符的开始,用停止位表示字符的结束构成一帧,如图6.7所示。起始位占用一位,字符编码为7位(ASCII)码,第8位为奇、偶校验位,加上这一位使字符中为“1”的位为奇数(或偶数),停止位可以是一位、一位半或两位。于是一个字符就由10b或10.5b或11b构成。用这
15、样的方式表示字符时,字符可以一个接着一个地传送。,在异步数据传送中,CPU与外设之间必须遵循如下二项规定。字符格式。这是对字符的编码方式,奇偶校验方式以及起始位和停止位的规定形式。例如用ASCII编码,字符为七位,加上一个偶校验位,一个起始位,以及一个停止位。形成一个10b的字符格式。波特率(Baud rate)波特率即数据传送的速率,它对于CPU与外界的通信是很重要的。假如数据传送的速率是120字符/s,而每一个字符字符格式为10b,则传送的波特率为 10120=1200b/s=1200 Baud 每一位的传送时间为波特率的倒数:Td=1/1200=0.833ms 波特率也是衡量传输通道频宽
16、的指标。,2)同步传送 在异步传送中,每一个字符要用起始位和停止位作为字符开始和结束的标志,占用了时间,所以,在数据块传送时,为了提高速度,就去掉这些标志,采用同步传送的方式。此方式在数据块开始处要用同步字符来指示,如图6.8所示。发送设备在发送的数据前面要先发送同步字符,接收设备在收到同步字符后就以与发送设备相同的时钟来接收数据块,从而达到快速数据传送的目的。同步传送的速度高于异步传送速度,可达上兆波特。但它要求用时钟来实现发送端与接收端之间的同步,故而硬件结构复杂。,(4)串行传送中的几个问题 1)数据传送方向 半双工(Half Duplex)如图6.9所示,每次只能有一个站发送,即只能是
17、由A发送到B,或是由B发送到A,不能A和B同时发送。完全双工(Full Duplex)如图6.10所示。两个站可同时发送和接收。,2)信号的调制和解调,所以,要用调制器(Modulator)把数字信号转换为模拟信号进行传送;接收时用解调器(Demodulator)检测此模拟信号,再把它转换成数字信号,如图6.14所示。,FSK(Frequency Shift Keying)是一种常用的调制方法:它把数字信号的“1”与“0”调制成不同频率(易于鉴别)的模拟信号,其原理如图6.15所示。,两个不同频率的模拟信号,分别由电子开关控制,在运算放大器的输入端相加,而电子开关由要传输的数字信号(即数据)控
18、制。当信号为“1”时,控制上面的电子开关导通,送出一串频率较高的模拟信号;当信号为“0”时,控制下面的电子开关导通,送出一串频率较低的模拟信号,于是在运算放大器的输出端,就得到了调制后的信号。,4Intel 8251A可编程通信接口(1)基本性能 可用于同步或异步传送。同步传送,58b字符,内部或外部字符同步化,自动插入同步字符。异步传送,58b字符,时钟速率为通信波特率的1、16或64倍。可产生中止字符,可产生1、1.5或2b的停止位。可检查假启动位。自动检测和处理中止字符。波特率,DC19.2Kb(异步);DC64Kb(同步)。完全双工,双缓冲器发送和接收器。误差检测,具有奇偶、溢出和帧错
19、误等检测电路。,(2)8251的结构 8251的结构如图6.16的方框图所示。整个8251可以分成五个主要部分:接收器、发送器、调制控制、读写/控制以及I/O缓冲器。而I/O缓冲器由状态缓冲器、发送数据/命令缓冲器和接收数据缓冲器三部分组成。8251的内部由内部数据总线实现相互之间的通信。1)接收器 接收器接收由RxD脚输入的串行数据,并按规定的格式把它转换为并行数据,存放在接收数据缓冲器中。2)发送器 发送器接收CPU送来的并行数据,将它加上起始位、奇偶校验位和停止位,然后由TxD脚发送。,5并行数据接口 通常并行数据接口应具有以下功能:有两个或两个以上的具有输入和输出数据的缓冲器或锁存器的
20、数据端口,可以和CPU的数据总线相连接。每个数据端口都有与CPU用应答方式交换数据所需的状态信号和控制信号。具有保存控制字的控制寄存器。CPU可通过用户程序将控制字送到控制寄存器,命令外围设备执行不同的功能。具有控制外围设备的控制和定时信号。,(1)数据缓冲器 数据缓冲器可以有两个或多个。它们既可以作为输入数据寄存器,也可以作为输出数据寄存器,这由方向寄存器来控制。每个数据缓冲器,可以接到由多条传输线组成的双向数据总线上去,在微型机中,通常把一个数据缓冲器称为一个端口。(2)控制缓冲器 控制缓冲器用来作为存放控制字的控制寄存器,并且决定外围设备的工作方式。(3)多路转换器 多路转换器实际上是一
21、个多路开关,通过多路转换器,两个或多个数据缓冲器的数据可转接到CPU的数据总线上去。(4)控制逻辑 控制逻辑用来发出和接收各种控制信号,其中包括外围设备的工作状态信号。,6.2 总线的控制与通信 总线的控制,控制方式可以分成集中式和分散式两类。总线控制逻辑基本集中在一处的,称为集中式总线控制。总线控制逻辑分散在总线各部件中的,称为分散式总线控制。集中式控制是三总线、双总线和单总线结构机器中主要采用的方式,它主要有以下三种控制方式:链式查询方式;计数器定时查询方式;独立请求方式。,1 链式查询方式 链式查询方式如图6.19(a)所示。图中所示的总线控制部件在单总线系统和双总线系统中常常是CPU
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 华科版 第六 系统总线
链接地址:https://www.31ppt.com/p-6059638.html