单片机第1章单片机硬件结构和原理.ppt

《单片机第1章单片机硬件结构和原理.ppt》由会员分享，可在线阅读，更多相关《单片机第1章单片机硬件结构和原理.ppt（41页珍藏版）》请在三一办公上搜索。

1、第1章 单片机的硬件结构和原理,概述,在一块芯片上 集成了、存储器、I/O接口，构成一个完整的微型计算机。,单片机,1.1 单片机的发展简史,1.4 位单片机（19711974）Intel 4004 2.低档 8 位单片机（19741978）Intel 8048(无串行 I/O 口、寻址范围 4KB）3.高档 8 位单片机（19781982）Intel 8051(含串行I/O口、多级中断处理、16位定时/计数器、寻址范围 64KB）4.16 位单片机（19821990）Intel 8096（速度、控制功能、分辨率高）,5.新一代单片机（90年代以来）,(1)双 CPU(2)内部流水线(3)20

2、 MHz 时钟频率(4)PWM 输出(5)监视定时器 WDT(6)可编程计数器阵列 PCA(7)DMA 传输(8)Modem 总而言之，向着高集成度、低功耗方向发展。两个发展方向：高精度、多功能；专一功能,1.2 单片机的应用,1.单机应用,（1）测控系统。（2）智能仪表。（3）机电一体化产品。（单片机用于机械产品）（4）智能接口。（含单片机的接口）（5）智能民用产品。,2.多机应用,（1）功能集散系统。（2）并行多控制系统。并行数据采集，处理系统、实时图象处理系统等。（3）局部网络系统。分布式测控系统，单片机负责系统中的通信控制，或构成各种子系统。,3.嵌入式计算机系统,（1）嵌入式计算机系

3、统 内部包含微计算机 用于完成特定任务的电子系统。由嵌入式微处理器、外围硬件设备、潜入式操作系统 以及用户的应用程序组成。以应用为中心，以计算机技术为基础，适用于对功能、可靠性、成本、体积、功耗 有严格要求的应用领域。具有良好的控制效果和极高的控制效率。,对精通嵌入式系统的设计人员有很大的需求（2）嵌入式系统的设计；需要计算机技术（软、硬件设计、数字信号处哩、计算机网络等）电子技术、半导体技术及相应行业的应用技术。单片机：将组成计算机的各部分集成于一个芯片。是嵌入式系统计算机的最加选择。嵌入式计算机系统：对象的智能化控制能力，对象系统密切相关的嵌入性能、控制能力与 控制的可靠性。,4.网络与通

4、信,（1)网络通信设备(如:程控交换机、路由器、网关、网桥等）。（2）网络增值服务（如VOIP）Voice Ovor Internet Protocol,（如：基于Internet 的网络电话）,第 2 章 MCS-51 单片机硬件结构,2.1 MCS-51 单片机总体结构,2.1.1 MCS-51单片机的内部结构图及应用 P23,图 2.2 8051 单片机系统结构框图,2.3 中央处理器CPU,2.3.1 运算器,算术逻辑单元ALU二进制数算术、逻辑运算；位处理。2.累加器ACC（Accumulator）最活跃！3.寄存器B 用于乘、除运算；通用4.程序状态字PSW（Programe St

5、ate Word）,D7 D6 D5 D4 D3 D2 D1 D0,PSW,表 2.2 RS1、RS0与片内工作寄存器组的对应关系,提请注意：P（PSW.0)奇/偶标志 若 ACC中的 1的个数为”奇”数,P=1 ACC中的 1的个数为”偶”数,P=0,2.3.2 控制,1.时钟电路,图 2.2 单片机时钟电路（a）内部时钟电路；（b）外部振荡源 外接定时元件，内部电路自激振荡 外接振荡器频率低于12MHz 通常选 6MHz,器,包括:控制逻辑，指令寄存、译码器，PC，SP，DPTR 及 控制部件。,2.复位电路 使单片机内各寄存器值变为初始状态的操作。,图 2.3 单片机复位电路（a）上电复

6、位电路；(b)开关复位电路需要：在RESET引脚上持续两个机器周期的高电平。,表 2.3 复位后内部寄存器状态,3.指令寄存器和指令译码器 指令寄存器中存放指令代码。CPU执行指令时,由程序存储器中读取的指令代码送入指令存储器,经译码器译码后由定时与控制电路发出相应的控制信号,完成指令所指定的操作。,4.程序计数器PC（Program Counter）PC用于存放CPU下一条要执行的指令地址,是一个16 位的专 用寄存器,可寻址范围是0000H0FFFFH共 64 KB。在顺序执行程序中,当PC的内容被送到地址总线后,会自动 加1,即(PC)(PC)+1,又指向CPU 下一条要执行的指令地 址

7、。不能用指令修改 PC 值。,5.堆栈指针SP（Stack Pointer）堆栈设在内部 RAM 中;向大地址方向生成；单字节操作；SP 为 8 位堆栈指针，可用指令设置 MCS-51 系统复位后，SP=07H；在进行操作之前,先用指令给 SP 赋值,以规定栈区在RAM区的起始地址（栈底层）。当数据推入栈区后,SP的值也自动随之变化。SP初始化为07H。,6.数据指针寄存器DPTR 数据指针DPTR是一个 16 位的专用寄存器,其高位字节寄存器用DPH表示,低位字节寄存器用DPL表示。既可作为一个 16 位寄存器DPTR来处理,也可作为两个独立的 8 位寄存器DPH和DPL来处理。DPTR 主

8、要用来存放 16 位地址,当对 64 KB外部数据存储器空间寻址时,作为间址寄存器用。在访问程序存储器时,用作基址寄存器。,2.4 存储器的结构,图 2.4 MCS-51 单片机的存储器结构,1.程序存储器 对于8051来说,程序存储器（ROM）的内部地址为 0000H0FFFH,共 4 KB;外部地址为 1000HFFFFH,共 60 KB。当程序计数器由内部 0FFFH执行到外部 1000H 时,会自动跳转。对于 8751 来说,内部有 4 KB的EPROM,将它作为内部程序存储器;8031 内部无程序存储器,必须外接程序存储器。8031 最多可外扩 64 KB程序存储器,其中 6 个单元

9、地址具有特殊用途,是保留给系统使用的。0000H是系统的启动地址,一般在该单元中存放一条绝对跳转指令。0003H、000BH、000BH、001BH和 0023H对应 5 种中断源的中断服务入口地址。,2.内部数据存储器 MCS-51 单片机片内RAM的配置如图 2.4（b）所示。片内RAM为 256 字节,地址范围为00HFFH,分为两大部分:低 128 字节（00H7FH）为真正的RAM区;高 128 字节（80HFFH）为特殊功能寄存器区SFR。在低 128 字节RAM中,00H1FH共 32 单元是 4 个通用工作寄存器区。每一个区有 8 个通用寄存器R0R7。寄存器和RAM地址对应关

10、系如表 2.4。,表 2.4 寄存器与RAM 地址对照表,表 2.5 RAM中的位寻址区地址表,表 2.6 SFR特殊功能寄存器地址表,表 2.6 SFR特殊功能寄存器地址表,表 2.6 SFR特殊功能寄存器地址表,3.外部数据存储器 外部数据存储器一般由静态RAM构成，其容量大小由用户根据需要而定,最大可扩展到 64 KB RAM,地址是 0000H0FFFFH。CPU通过MOVX指令访问外部数据存储器,用间接寻址方式,R0、R1和 DPTR都可作间接寄存器。注意,外部RAM和扩展的I/O接口是统一编址的,所有的外扩I/O 口都要占用 64 KB中的地址单元。,2.5 并行输入/输出接口,4

11、个8位双向、并行I/O接口；输入有缓冲作用，输出时，数据可以被锁存；每一条I/O 口线都能单独使用；允许有三种工作方式：输入、输出、读-修改-写。输出时，P0口可驱动8个LSTTL 负载，其余口只能驱动4个LSTTL 负载。,图 2.5 P0 口内部一位结构图 p26,1.P0口 地址/数据分时复用,2.P1、P2和P3口 准双向口,P1口 专用 8 位准双向I/O口 每一位都能独立地设定为输入或输出。当由输出方式变为输入方式时,该位必须写入“1”,然后才能进入输入操作。P2口 8 位准双向I/O口。可作为扩展系统的地址总线,输出高8 位地址,与P0 口一起组成 16 位地址总线。对于 803

12、1 而言,P2 口一般只作为地址总线使用。,表 2.7 P3口的第二功能,P3口 为双功能口 或 通用I/O 口,2.6 单片机的引脚及其功能,图 2.6 MCS-51单片机引脚及总线结构(a)管脚图；(b)8031 引脚功能分类,关于控制引脚:,ALE/PROG 地址锁存允许/编程信号线 ALE 锁存 P0口输出的低 8 位地址信号;频率为 1/6 震荡频率;PROG 用于 8755时,输入编程脉冲信号。PSEN 程序存储器选通信号。EA/VPP EA 访问程序存储器控制信号。EA=1，CPU从片内开始读取指令；EA=0，CPU从片外开始读取指令。RST/VPD RST 复位。（需要两个机器

13、周期以上 的高电平）。VPD 后备电源输入端（掉电保护）。,2.7 单片机工作的基本时序,1.机器周期和指令周期（1）振荡周期:也称时钟周期,是指为单片机提供时钟脉冲信号的振荡源的周期。（2）状态周期:每个状态周期为时钟周期的 2 倍,是振荡周期经二分频后得到的。（3）机器周期:一个机器周期包含 6 个状态周期S1S6,也就是 12 个时钟周期。在一个机器周期内,CPU可以完成一个独立的操作。（4）指令周期:它是指CPU完成一条操作所需的全部时间。每条指令执行时间都是有一个或几个机器周期组成。MCS-51 系统中,有单周期指令、双周期指令和四周期指令。,2.MCS-51 指令的取指/执行时序,图2.7 MCS-51 单片机取指/执行时序,3.访问外部ROM和RAM的时序,图 2.8 读外部程序ROM时序,图 2-9 读外部数据RAM时序,图 2.10 写外部数据RAM的时序,