深入详解逻辑门电路.ppt

《深入详解逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《深入详解逻辑门电路.ppt（74页珍藏版）》请在三一办公上搜索。

1、1,逻辑门电路,1 基本逻辑门电路,2 TTL逻辑门电路,3 CMOS门电路,4 TTL电路与CMOS电路的接口,5 ECL电路,2,概 述,1.门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。,按工艺：双极型TTL、MOS型COMS,按逻辑功能：与、或、非、与非等,按输出结构：推拉式、OC门、三态门,按集成度,2.分类,小规模集成电路SSI,中规模集成电路MSI,大规模集成电路LSI,超大规模集成电路VLSI,小规模集成电路(SSI-Small Scale Integration)，每片组件内包含10100个元件(或1

2、020个等效门)。中规模集成电路(MSI-Medium Scale Integration)，每片组件内含1001000个元件(或20100个等效门)。大规模集成电路(LSI-Large Scale Integration)，每片组件内含1000100 000个元件(或1001000个等效门)。超大规模集成电路(VLSI-Very Large Scale Integration)，每片组件内含100 000个元件(或1000个以上等效门)。,3,在数字电路中，用高、低电平分别表示逻辑代数中的1、0,获得高、低电平的基本方法：,S用二极管或三极管或场效应管来实现控制管子工作在截止和导通状态，它们

3、就可起到图中S的作用,4,若以高电平表示1，低电平表示0，则称正逻辑,若以高电平表示0，低电平表示1，则称负逻辑,本书采用正逻辑,只要能判断高低电平即可,高电平下限,低电平上限,5,2.1基本逻辑门电路,2.1.1 二极管的开关特性,外加正向电压时，D导通；UD=0，相当于一个闭合的开关。,外加反向电压时，D截止；I反=0，相当于一个断开的开关。,二极管具有单向导电性，在数字电路中表现为一个受外电压控制的开关。,6,2.1.2 二极管与门,设：VIL=0V，VIH=3V，二极管正向压降忽略不计,分析可得：,若定义1表示高电平，0表示低电平，则得真值表：,结论：该电路实现了与的关系，为与门,7,

4、2.1.3 二极管或门,分析可得：,若定义1表示高电平，0表示低电平，则得真值表：,设：VIL=0V，VIH=3V，二极管正向压降忽略不计,结论：该电路实现了或的关系，为或门,8,2.1.4 三极管的开关特性,1.三极管开关电路,只要参数配合得当，可做到：当vI为低电平时，三极管工作在截止状态，输出为高电平；当vI为高电平，三极管工作在饱和状态，输出为低电平。,当vI=VIL(VIL=-1V)时，vBE0，则iB=0，iC0，三极管截止。此时，RC上无压降，vOVCC，为高电平。一般认为，在vIVON时，三极管处于截止状态。,三极管在数字电路中通常工作在截止状态（相当于开关断开）和饱和状态（相

5、当于开关闭合）。,9,当vIVON时，有iB产生，相应地有iC产生，三极管进入放大区；,vIiBvO；,定义放大倍数：,2.1.4 半导体三极管的开关特性,1.三极管开关电路,10,vI继续增加，RC上的压降也随之增大，vCE下降，当vCE0时，三极管处于深度饱和状态，vO0，为低电平。,2.1.4 半导体三极管的开关特性,1.三极管开关电路,当iBIBS时，三极管为饱和状态；发射结饱和压降 VCES=0.10.3V,注：当VCE=VBE时，三极管为临界饱和导通；,集电极临界饱和导通电流 ICSVCC/RC,基极临界饱和导通电流 IBS=ICS/=VCC/(RC),11,总结：当vIVON时，

6、三极管处于放大状态；当vI增加到使iBIBS时，三极管处于饱和状态。,当vI=VIL时，三极管截止，iC0，相当于开关断开，vOVCC；当vI=VIH时，三极管饱和，uCE0，相当于开关闭合，vO0；,12,2.三极管的开关时间,快,慢,从截止到饱和导通所需的时间称为开启时间 ton,从饱和导通到截止所需时间称为关闭时间toff,输出vO落后于输入vI,发射区变窄、基区建立电荷所需要的时间。,清除三级管内存电荷所需要的时间。,13,2.1.5 三极管非门电路,实际应用中，接R2和VEE，使T可靠截止。,A为低电平（0），T截止，Y为高电平（1）A为高电平（1），T导通，Y为低电平（0）实现了非

7、门的关系 又称反相器。,14,1.体积大、工作不可靠。,2.需要不同电源。,3.各种门的输入、输出电平不匹配。,分立元件门电路的缺点,4.带负载能力差。,与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路等。,15,2.2.1 TTL与非门的基本结构和工作基本原理,2.2 TTL逻辑门电路,一、基本结构,输入级,倒相级,输出级,16,典型的TTL与非门电路(a)电路原理图；(b)多射极晶体管的等效电路,17,1.任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通

8、,二、工作原理,18,1.任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.6V高电平！,19,2.输入全为高电平（3.6V）时,电位被嵌在2.1V,全反偏,1V,1.4V,20,2.输入全为高电平（3.6V）时,全反偏,uF=0.3V,21,一、电压传输特性（输入电压与输出电压的关系曲线）,2.2.2 TTL与非门的电压传输特性及抗干扰能力,22,传输特性曲线,输出高电平,输出低电平,理想的传输特性,阈值UT=1.4V,23,二、主要参数,1）输出高电平UOH、输出低电平UOL,UOH,UOL,UOH2.4V UOL 0.4V 便认为合格。,典型值UOH=3.6V

9、 UOL=0.3V,(3.6V),(0.3V),2）输入高电平UIH,UIH,输入低电平UIL,UIL,典型值UIH=3.6V UIL=0.3V,开门电平Uon=UIH（min）,Uon,关门电平Uoff=UIL（max）,Uoff,典型值Uon=1.8V Uoff=0.8V,24,3）阈值电压UT,uiUT时，认为ui是低电平。,uiUT时，认为ui是高电平。,UT=1.4V,阈值UT=1.4V,T5输出管由截止转为导通(输出高电平转为低电平)时所对应的输入电压,25,4）抗干扰能力（输入噪声容限）,低电平噪声容限：UNL=Uoff-UIL,UNL,高电平噪声容限：UNH=UIH-Uon,U

10、NH,用来说明门电路抗干扰能力,26,一、输入特性（输入端的伏安特性）,1.vI=VIL=0.3V时,负号表示输入电流流出门.,2.2.3 TTL与非门的输入特性、输出特性和带负载能力,vI=0V时,输入短路电流,27,2.vI=VIH=3.6V时,28,4.输入端悬空相当于接高电平,输入端悬空时，VCC通过R1加在T1集电结、T2、T5发射结上，使T2、T5导通，输出低电平。故相当于输入端接高电平。,3.输入端伏安特性曲线,结论：当输入为低电平时，输入电流流出门，大小为1.4mA；当输入为高电平时，输入电流流进门，很小40A。,iI/mA,0.5,1.0,1.5,2.0,-0.5,-1.0,

11、-1.5,-2.0,-0.5,-1.0,vI/V,40uA,29,二、输出特性（输出电压随负载电流的变化情况）,1.高电平输出特性,输出高电平时，T4导通，T5截止,电流流出门：拉电流,从图上看，负载电流为10mA时,电平下降不多，但考虑到功耗，实际使用时负载电流不能超过0.4mA,RL|iL|vR4 VOH,30,2.低电平输出特性,RLiL T 5 饱和程度 vCE5 VOL,输出低电平时，T4截止，T5饱和,电流流进门：灌电流,为了保证输出为低电平，实际使用时灌电流不能超过16mA,31,三、带负载能力,1.前后级之间电流的联系,32,前级输出为 高电平时,前级,后级,前级流出电流IOH

12、（拉电流）,33,前级输出为 低电平时,前级,后级,流入前级的电流IOL(灌电流),34,关于电流的技术参数,35,2.扇出系数,驱动同类门的最大数目。,前级输出为 高电平时,输出高电平时，前级流出的电流（拉电流）,36,前级,前级输出为 低电平时,输出低电平时，流入前级的电流（灌电流）,37,输出低电平时的扇出系数：,一般与非门的扇出系数为10。,由于IOL、IOH的限制，每个门电路输出端所带同类门电路的个数，称为扇出系数。,输出高电平时的扇出系数：,取NOH和NOL中小的一个。,38,四、输入端负载特性（输入端通过电阻R接地）,输入端“1”,“0”？,39,R较小时,R较小时，uiUT 相

13、当输入低电平，所以输出为高电平。,40,R增大,RuiuiUT时，输入变高，输出变低电平。,R临界=1.45K,41,1.悬空的输入端相当于接高电平。,2.为了防止干扰，可将悬空的输入端接高电平。,说明,42,2.2.4 TTL与非门的动态特性,一、传输延迟时间,输出电平的变化落后于输入电平的变化。原因：二极管、三极管的状态转换需要一定的时间。,tPHL：导通传输时间,tPLH：截止传输时间,平均传输时间,一般为1020ns,43,二、动态尖峰电流,静态时，电源电流较小，在10mA左右。,输出从低到高变化时,T5由深度饱和到截止慢，T4由截止到导通快，故有一段时间T5、T4同时导通，电流很大

14、尖峰电流（浪涌电流）,T4从放大到截止较快，T5从截止到导通快，同时导通时间极短，尖峰电流持续时间较短,输出从高到低变化时,尖峰电流的影响：使电源的平均电流加大了,应采取合理的接地和去耦措施。,44,2.2.5 TTL与非门的主要性能参数,结合前述内容自学查看表2-4（P58）,2.2.6 其他类型的TTL门电路,一、集电极开路的门电路（OC门）,二、三态输出门电路,TTL门电路除了与非门外，还有其他逻辑功能的门电路，如与门、或门、或非门、与或非门、异或门、同或门、集电极开路门和三态门等。,45,一、集电极开路的门电路（OC门）,推拉式输出结构的局限性：不允许输出端并联使用电源确定后输出高电平

15、不能变化驱动能力不够,克服上述局限性的办法：把输出级改成集电极开路的三极管结构。称为集电极开路的门电路，简称OC门,若G1门输出高电平，G2门输出低电平，则G1门的T4和G2门的T5同时导通，产生很大的电流，可能使门电路损坏。,46,集电极开路与非门的电路结构及符号：,工作原理：,1.单个门使用,使用时需外接上拉电阻RL,只要A、B有一个为低电平，则T2、T5截止，Y为高电平。且VOH VCC,只有A、B均为高电平时，则T2、T5导通，Y为低电平。,47,2.输出端并联使用(线与),两个门共用一个上拉电阻RL,48,当G1门输出高电平(T5截止)，G2门输出低电平(T 5导通)时,只要RL足够

16、大，电流即可被限制在允许的范围内.,此时输出为低电平,49,当G1门、G2门输出均为低电平时，T5、T5均导通,输出为低电平,只要RL能满足情况的要求则肯定能满足情况的要求,50,当G1门、G2门输出均为高电平时，T5、T5均截止,输出为高电平,此时RL值不能太大，否则输出高电平会下降过多,因为有漏电流和负载电流,IOH,IOH,结论：输出端并联，实现了与的关系，称为线与,Y=Y1Y2,VOH,51,OC门的特点：输出端可并联连接。输出高电平近似为V CC，可改变。有些OC门输出管尺寸较大，可承受较大电流和电压。如SN7407 允许的负载电流达40mA。,52,上拉电阻的计算,假定将n个OC门

17、的输出端并联使用，负载是m个TTL与非门,输出为高电平时，RL不能太大，否则输出高电平下降太多,IOH为输出管的漏电流IIH为负载门的高电平输入电流,p是输入端的个数，m是负载门的数目,53,当只有一个输出为低电平，其他输出为高电平时，RL不能太小否则，输出低电平的门会被烧坏。,注意：与非门的低电平输入电流为m IIL，而不是p IIL,根据以上两式选择RL的值。,p是输入端的个数，m是负载门的数目,54,OC门的应用：,实现逻辑函数,F,55,OC门的应用：,实现电平转换,用作驱动器,允许的负载电流较大，可用于驱动指示灯、继电器等。,56,二、三态输出门电路,工作原理：,增加使能端EN,当E

18、N=0时，D导通，VC2为低电平，T4截止同时，VB1为低电平，T2、T5截止，输出端呈高阻态。,输出端有三种状态：高电平，低电平，高阻态，故称三态门,57,功能表：,功能表：,58,三态门的应用,总线结构：将输出端并联，将各输出信号 分时送到公共总线上。,EN1=1时，G1数据到总线；,EN2=1时，G2数据到总线；,ENi=1时，Gi数据到总线；,EN1、EN2、ENi轮流接入高电平，将不同数据分时送至总线。,59,三态门的应用,60,2.2.7 TTL集成门电路系列简介,54系列的TTL门电路，其电路结构和电气性能参数与74系列相同，主要区别在于54系列比74系列的工作温度范围更宽(74

19、系列为070，54系列为-55+125)，电源允许的工作范围也更大(74系列为5 V(15%)，54系列为5 V(110%)。,61,补充：场效应管的开关特性,当vI=VIL时，场效应管截止，iD0，相当于开关断开，vOVDD；当vI=VIH时，场效应管导通，uDS0，相当于开关闭合，vO0；,当vI VGS(th)时，场效应管工作在恒流区；当vI增加到一定程度时，场效应管工作在 变阻区。,62,2.3CMOS门电路,2.3.1 CMOS 反相器,工作原理,设 T2的开启电压为VGS(th)N，T1的开启电压为VGS(th)P，且VDD VGS(th)N+|VGS(th)P|,T1导通,T2截

20、止,vO=VOH VDD,一、电路结构,T1为PMOS管，T2为NMOS管,1.vI=vIL=0V时,0V,63,2.vI=VIH=VDD时,T1截止,T2导通,vO=VOL 0V,可见实现“非”的逻辑关系,T1、T2一个截止一个导通，具有互补性，故称CMOS电路。,64,2.3.2 CMOS与非门,T1、T2构成反相器；T3、T4构成反相器 将T1、T3并联，T2、T4串联,只要A、B中有一个为低电平，则T2、T4 有一个截止，T1、T3有一个导通，输出高电平。,只有A、B均为高电平，则T2、T4均导通，T1、T3均截止，输出低电平。,工作原理：,65,T1、T2构成反相器；T3、T4构成反

21、相器 将T1、T3串联，T2、T4并联,只要A、B中有一个为高电平，则T2、T4有一个导通，T1、T3有一个截止，输出低电平。,只有A、B均为低电平，则T2、T4均截止，T1、T3均导通，输出高电平。,利用与非门、或非门和反相器又可组成与门、或门、与或非门等,工作原理：,2.3.3 CMOS或非门,66,2.3.4 CMOS三态输出的门电路,电路结构与符号,67,2.3.5 CMOS传输门（也称双向模拟开关）,当C=1时，模拟开关导通，信号可在双向输入端间通过；当C=0时，模拟开关截止，输入和输出之间断开。,68,2.3.6 CMOS集成电路的各种系列,二、双极性CMOS系列,1.缩小尺寸,2

22、.减小电容,1.逻辑部分采用CMOS结构,2.输出部分采用双极性三极管,一、高速CMOS系列（54HC/74HC系列）,改进措施：,改进措施：,54HC/74HC系列与54LS/74LS系列速度相当，使用+5V电源,兼有功耗低，输出电阻小的优点,2.3.7 低电压CMOS系列（自学）,69,CMOS电路的优点：,静态功耗小，每个门的功耗低至 1W，仅为 TTL 的 1/1000。允许电源电压范围宽。VDD相对的范围达 318V。扇出系数大（N 50），驱动能力强。抗干扰能力强：CMOS电路的噪声容限为 40%UDD。集成度高，工作频率范围宽。温度稳定性好，可达-40+85，接近于 TTL 中

23、54 军品系列。,1.焊接时，电烙铁外壳应接地。2.器件插入或拔出插座时，所有电压均需除去。3.不用的输入端应根据逻辑要求或接电源 UDD(与非门)，或接地(或非门)，或与其它输入端连接。4.注意与 TTL 电路连接时的匹配问题。,CMOS电路使用注意事项,70,2.4TTL电路与CMOS门电路的接口,不同类型的集成电路因其输入、输出电平、负载能力等参数不同，互相连接时需要合适的接口电路。,驱动门必须能为负载门提供合乎标准的高、低电平和足够的驱动电流。,71,72,2.4.1 TTL电路驱动CMOS电路,CMOS电路的电源电压为5V时，在TTL输出端接一上拉电阻即可。,CMOS电路和TTL电路

24、的电源电压不同时，需使用TTL的OC门，并在TTL输出端接一上拉电阻。,示意电路图参考教材P70。,73,2.4.2 CMOS 电路驱动TTL电路,CMOS电路和TTL电路的电源电压不同时，需采用CMOS缓冲器/转换器做接口电路进行电平转换。,还需要考虑驱动电流的问题。,2.4.3 逻辑门多余输入端的处理,以不影响逻辑功能又能保证电路稳定可靠工作为原则。,一般不允许悬空。,根据具体逻辑门将多余端接电源、接地或与有用输入端并接。,如对与门、与非门中的输入端，可将多余端通过电阻接电源，或与有用输入端并接。因为：A1=A AA=A,74,本章小结,基本要求：理解二极管构成的与、或门工作原理；理解三极管构成的非门工作原理；了解TTL与非门的工作原理；掌握TTL的外特性；5.掌握扇出系数的计算方法掌握OC门上拉电阻的计算方法；了解CMOS的外特性。,