数电组合逻辑电路.ppt

《数电组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数电组合逻辑电路.ppt（123页珍藏版）》请在三一办公上搜索。

1、4 组合逻辑电路,4.1组合逻辑电路的分析,4.2组合逻辑电路的设计,4.3组合逻辑电路中的竞争和冒险,4.4常用组合逻辑集成电路,4.5组合可编程电路,4.6用Verilog HDL描述组合逻辑电路,教学基本要求,1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。4.掌握可编程逻辑器件的表示方法,会用PLD实现组合逻辑电路,组合逻辑电路的一般框图,Li=f(A1,A2,An)(i=1,2,m),组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻

2、的输入状态而与电路原来的状态无关。,序 关于组合逻辑电路,结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元,二.组合逻辑电路的分析步骤：,4.1 组合逻辑电路分析,1、由逻辑图写出输出端的逻辑表达式；,2、化简逻辑表达式；,3、列出真值表；,4、根据真值表或逻辑表达式，确定其功能。,已知逻辑电路，确定电路的逻辑功能。,一.组合逻辑电路分析,三、组合逻辑电路的分析举例,例1 分析如图所示逻辑电路的功能。,1.根据逻辑图写出输出的逻辑表达式,2.列写真值表。,3.确定逻辑功能：,解：,输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。,如要实现偶校验，电路应做何

3、改变？,例2 试分析下图所示组合逻辑电路的逻辑功能。,解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。,X=A,2、列写真值表,X=A,真值表,这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。,3、确定电路逻辑功能,真值表,例2.分析如图所示逻辑电路的功能,解：1.写输出表达式并化简：,2.列真值表：,0 00 1,0 11 0,3.分析功能：,A、B都为0时，S为0，C也为0；当A、B有一个为1时，S为1，C为0；A、B都为1时，S为0，C为1。这符合两个1位二进制数相加的原则，即

4、A、B为加数，S是它们的和，C是向高位的进位。半加器。,1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；,2、根据逻辑描述列出真值表；,3、由真值表写出逻辑表达式;,5、画出逻辑图。,4、据简化和变换逻辑表达式,二、组合逻辑电路的设计步骤,组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简逻辑电路。,4.2 组合逻辑电路的设计,例1 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站

5、时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。,解：1、逻辑抽象。,输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。,输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。,根据题意列出真值表,(2)写出各输出逻辑表达式。,L0=I0,真值表,2、根据真值表写出各输出逻辑表达式。,L0=I0,3、根据要求将上式变换为与非形式,4、根据输出逻辑表达式画出逻辑图。,例2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。

6、可以采用任何逻辑门电路来实现。,解：(1)明确逻辑功能，列出真值表。,设输入变量为G3、G2、G1、G0为格雷码，,当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表,输出变量B3、B2、B1和B0为自然二进制码。,逻辑电路真值表,(2)画出各输出函数的卡诺图，并化简和变换。,(3)根据逻辑表达式，画出逻辑图,例：设计一个裁决电路，1名主裁A，3名副裁B、C、D，主裁通过记2票，副裁通过记1票，设计一个少数服从多数的裁决电路，用与非门实现。,解：1.设输入变量为A（主）、B、C、D（副），输出变量为L，通过为1，不通过为0。,2.列真值表,0000000101111111,3.填卡诺图

7、，化简,4.画逻辑图,例：某车间有3台设备，1台有故障时黄灯亮，2台有故障时红灯亮，3台有故障时红黄灯都亮，设计一个显示车间设备故障情况的电路，并用与非门加以实现。,解：1.设3台设备分别为A、B、C为输入变量，有故障为1，无故障为0，黄、红灯分别用X、Y为输出变量，亮为1，不亮为0。,2.列真值表：,0 01 01 00 11 00 10 11 1,3.化简：,4.逻辑电路图：,用其它门实现：,4.3 组合逻辑电路中的竞争冒险,产生的竞争冒险的原因,消去竞争冒险的方法,4.3 组合逻辑电路中的竞争冒险,不考虑门的延时时间,考虑门的延时时间,当A=0 B=1或A=1 B=0,产生的竞争冒险的原

8、因,当信号A、B同时发生变化，如果由于前级门电路的延迟或其他原因，致使B从1变为0的时刻，滞后于A从0变为1的变化，因此，在很短的时间间隔内，与门的两个输入端均为1，其输出出现一个高电平窄脉冲（干扰脉冲）如图（c)。,(c),(d),竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。,冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。,消去竞争冒险的方法,1.发现并消除互补变量,B=C=0时,2.增加乘积项,避免互补项相加,，,当A=B=1时，根据逻辑表达式有,当A=B=1

9、时,3.输出端并联电容器,如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。,420pF,4.4 若干典型的组合逻辑集成电路,4.4.1 编码器,4.4.2 译码器/数据分配器,4.4.3 数据选择器,4.4.4 数值比较器,4.4.5 算术运算电路,1、)编码器(Encoder)的概念与分类,编码：赋予二进制代码特定含义的过程称为编码。,如：8421BCD码中，用1000表示数字8,如：ASCII码中，用1000001表示字母A等,编码器：具有编码功能的逻辑电路。,4.4.1 编码器,4.4

10、 若干典型的组合逻辑集成电路,能将每一个编码输入信号变换为不同的二进制的代码输出。,如8线-3线编码器：将8个输入的信号分别编成 8个3位二进制数码输出。,如BCD编码器：将10个编码输入信号分别编成10个4位码输出。,编码器的逻辑功能：,1、)编码器(Encoder)的概念与分类,编码器的分类：普通编码器和优先编码器。,普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。,优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,1、)编码器(Encoder)的概念与分类,二进制编码器

11、的结构框图,普通二进制编码器,1、编码器的工作原理,(1)4线2线普通二进制编码器(设计),编码器的输入为高电平有效。,1、编码器的工作原理,该电路是否可以再简化？,写逻辑式：,或：,4）画逻辑图：,(2.)键盘输入8421BCD码编码器（分析）,代码输出,使能标志,编码输入,该编码器为输入低电平有效,2.键盘输入8421BCD码编码器功能表,当所有的输入都为1时，Y1Y0=？,Y1Y0=00,无法输出有效编码。,结论：普通编码器不能同时输入两个已上的有效编码信号,I2=I3=1,I1=I0=0时，Y1Y0=？,Y1Y0=00,3.优先编码器,优先编码器的提出：,实际应用中，经常有两个或更多输

12、入编码信号同时有效。,必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。,识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。,(2)优先编码器线(42 线优先编码器)（设计）,（1）列出功能表,高,低,（2）写出逻辑表达式,（3）画出逻辑电路（略）,输入编码信号高电平有效，输出为二进制代码,输入为编码信号I3 I0 输出为Y1 Y0,优先编码器CD4532的示意框图、引脚图,2 集成电路编码器,CD4532电路图,优先编码器CD4532功能表,为什么要设计GS、EO输出信号？,用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原

13、理。,。,0,0,0 0 0 0 0,无编码输出,0,。,1,1,0 0 0 0,0,0 1 1 1,那块芯片的优先级高？,1,。,1,0,1 0 0 0,0,1 1 1 1,译码器的分类：,译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态),1 译码器的概念与分类,译码器：具有译码功能的逻辑电路称为译码器。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器 二十进制译码器显示译码器,常见的唯一地址译码器：,译码器/数据分配器,2线-4线译码器的逻辑电路(分析）,（1.）二进制译码器,n

14、个输入端,使能输入端,2n个输出端,设输入端的个数为n，输出端的个数为M则有 M=2n,2、集成电路译码器,(a)74HC139集成译码器,(1.)二进制译码器,逻辑符号说明,逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量(如)上面的“”号参与运算(如E变为)，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。,(b)74HC138(74LS138)集成译码器,引脚图,逻辑图,74HC138集成译码器,逻辑图,74HC138集成译码器功能表,1、

15、已知下图所示电路的输入信号的波形试画出译码器输出的波形。,译码器的应用,2、译码器的扩展,用74X139和74X138构成5线-32线译码器,基于这一点用该器件能够方便地实现三变量逻辑函数。,3、用译码器实现逻辑函数。,.,当E3=1，E2=E1=0时,用一片74HC138实现函数,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.,例：用一个3线8线译码器实现以下逻辑函数：,将输入变量X、Y、Z分别接到A2、A1、A0，对函数进行变换可得：,电路如图：,例：试用74138和门电路实现逻辑函数：,解：将逻辑函数转换成最小项表达式，再转换成与非与非形式

16、。,=m3+m5+m6+m7=,用一片74138加一个与非门就可实现该逻辑函数。,例2用74138实现全加器。,数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,用74HC138组成数据分配器,用译码器实现数据分配器,010,CBA,74HC138译码器作为数据分配器时的功能表,集成二十进制译码器 7442,功能：将8421BCD码译成为10个状态输出。,功能表,对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。,（2）集成二十进制译码器7442,显示译码器,1.七段显示译码器,（1）最常用的显示器有：

17、半导体发光二极管和液晶显示器。,常用的集成七段显示译码器,-CMOS七段显示译码器74HC4511,CMOS七段显示译码器74HC4511功能表,十进制或功能,例 由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。,4.3.3 数据选择器,1、数据选择器的定义与功能,数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。,数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。,4选1数据选择器,2 位地址码输入端,使能信号输入端，低电平有效,1路数据输出端,（1）逻辑电路,数据

18、输入端,（2）工作原理及逻辑功能,74LS151功能框图,2、集成电路数据选择器,8选1数据选择器74HC151,2、集成电路数据选择器,2个互补输出端,8 路数据输入端,1个使能输入端,3 个地址输入端,74LS151的逻辑图,3、74LS151的功能表,数据选择器组成逻辑函数产生器,控制Di，就可得到不同的逻辑函数。,5、数据选择器74LS151的应用,比较Y与L，当 D3=D5=D6=D7=1 D0=D1=D2=D4=0时，,Y=L,例1 试用8选1数据选择器74LS151产生逻辑函数,解:,当函数变量个数比数据选择器的地址个数多一个时。例4.3.2 试用4选1数据选择器实现逻辑函数：,

19、解：若将A、B接到地址输入端，C加到数据输入端。,解：将逻辑函数转换成最小项表达式：,解：四选一数据选择器的输出表达式为：,将 Z 式写成与 Y 式完全对应的形式：,对照 Z 式与 Y 式知，只要令：,A,B,C,1,Z,A1=A，,A0=B，,D1=0，,D2=C，,D3=1,利用8选1数据选择器组成函数产生器的一般步骤,a、将函数变换成最小项表达式,b、将使器件处于使能状态,c、地址信号S2、S1、S0 作为函数的输入变量,d、处理数据输入D0D7信号电平。逻辑表达式中有mi,则相应Di=1，其他的数据输入端均为0。,总结:,用两片74151组成二位八选一的数据选择器,数据选择器的扩展位的

20、扩展,字的扩展,将两片74LS151连接成一个16选1的数据选择器，,实现并行数据到串行数据的转换,1.1位数值比较器(设计),数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。,输入：两个一位二进制数 A、B。,输出：,4.4.4 数值比较器,1位数值比较器,2、2 位数值比较器：,输入：两个2位二进制数 A=A1 A0、B=B1 B0,能否用1位数值比较器设计两位数值比较器?,比较两个2 位二进制数的大小的电路,当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。,当高位相等时，两数的比较结果由低位比较的结果决定。,用一位数值比

21、较器设计多位数值比较器的原则,真值表,FAB=(A1B1)+(A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB=(A1B1)+(A1=B1)(A0B0),FAB=(A1B1)+(A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB=(A1B1)+(A1=B1)(A0B0),3 集成数值比较器,(1.)集成数值比较器74LS85的功能,74LS85的引脚图,74LS85是四位数值比较器，其工作原理和两位数值比较器相同。,74LS85的示意框图,4位数值比较器74LS85的功能表,用两片74LS85组成8位数值比较器（串联扩展方式）。,2.集成数值比较器

22、的位数扩展,输入:A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0,用两片74LS85组成16位数值比较器（串联扩展方式）。,采用串联扩展方式数值比较器,用74HC85组成16位数值比较器的并联扩展方式。,4.4.5 算术运算电路,在两个1位二进制数相加时，不考虑低位来的进位的相加-半加 在两个二进制数相加时，考虑低位进位的相加-全加 加法器分为半加器和全加器两种。,半加器,全加器,1、半加器和全加器,两个4 位二进制数相加:,（1）1位半加器（Half Adder）,不考虑低位进位，将两个1位二进制数A、B相加的器件。,半加器的真值表,逻辑表达式,如用与非门实

23、现最少要几个门?,C=AB,逻辑图,（2）全加器（Full Adder）,全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。,你能用7415174138设计全加器吗?用这两种器件组成逻辑函数产生电路,有什么不同?,于是可得全加器的逻辑表达式为,加法器的应用,全加器真值表,ABC有奇数个1时S为1；ABC有偶数个1和全为0时S为0。-用全加器组成三位二进制代码奇偶校验器,用全加器组成八位二进制代码奇偶校验器，电路应如何连接？,（1）串行进位加法器,如何用1位全加器实现两个四位二进制数相加？A3 A2 A1 A0+B3 B2 B1 B0=?,低位的进位

24、信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。,2、多位数加法器,定义两个中间变量Gi和Pi：,Gi=AiBi,（2）超前进位加法器,提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。,定义第i 位的进位信号（Ci）：,Ci=GiPi Ci-1,4位全加器进位信号的产生：,C0=G0+P0 C-1,C1=G1+P1 C0C1=G1+P1 G0+P1P0 C-1,C2=G2+P2 C1 C2=G2+P2 G1+P2 P1 G0+P2 P1 P0C-1,C3=G3+P3 C2=G3+P3（G2+P2 C

25、1)=G3+P3 G2+P3P2 C1=G3+P3 G2+P3P2(G1+P1C0)C3=G3+P3 G2+P3P2 G1+P3P2 P1(G0+P0C-1),Gi=AiBi,Ci=GiPi Ci-1,集成超前进位产生器74LS182,逻辑图,逻辑符号,超前进位集成4位加法器74LS283,74HC283逻辑框图,74HC283逻辑框图,4.超前进位加法器74LS283的应用,例1.用两片74LS283构成一个8位二进制数加法器。,在片内是超前进位，而片与片之间是串行进位。,余3码输出,1,1,0,0,例.用74283构成将8421BCD码转换为余3码的码制转换电路。,8421码,余3码,00

26、00,0001,0010,0011,0100,0101,+0011,+0011,+0011,CO,3 减法运算,在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。,若n位二进制的原码为N原，则与它相对应的2 的补码为N补=2N N原补码与反码的关系式N补=N反+1,A B=A+B补2n=A+B反+12n,1）AB 0的情况。,2）AB 0的情况。,结果表明，在AB 0时，如加补进位信号为1，所得的差就是差的原码。,在AB 0时，如加补的进位信号为0，所得的差是差绝对值的补码。,A=0101，B=0001,A=0001，B=0101,1 0 1 0 0,0 1 1 0 0,输出为原码的4位减法运算逻辑图,