数字部分第3章-康华光-第五版-樊冰.ppt

《数字部分第3章-康华光-第五版-樊冰.ppt》由会员分享，可在线阅读，更多相关《数字部分第3章-康华光-第五版-樊冰.ppt（88页珍藏版）》请在三一办公上搜索。

1、第3章 逻辑门电路,3.1 MOS逻辑门电路,3.1.3 MOS开关及其等效电路,1、MOS管的开关作用下图为N沟道增强型MOS管构成的开关电路，其中 为开启电压，斜线为直流负载线。,直流负载线,当 时，MOS管处于截止状态，输出电压。此时器件不损耗功率。当 时，并且 时，MOS 管工作在饱和区。随着 的增加，随之下降，MOS管最后工作在可变电阻区。,在可变电阻区，一定时，d，s之间可近似等效为线性电阻。越大，输出特性曲线越倾斜，等效电阻越小。此时MOS管可看作是受 控制的可变电阻。当 足够大，Rd远远大于d、s之间的等效电阻时，电路输出为低电平。,由此可见，MOS管相当于一个由 控制的无触点

2、开关，当输入为低电平时，MOS管截止，相当于开关“断开”，输出为高电平；当输入为高电平时，MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。,2、MOS管的开关特性,在上述电路的开关输入端加一个理想的脉冲波形，由于MOS管中杂散电容和导通电阻的存在，使其在导通和闭合两种状态之间转换时，不可避免地受到电容充、放电过程的影响，所以输出电压上升和下降都变得缓慢，且滞后于输入电压。,1逻辑关系：（设VDD（VTN+|VTP|），且VTN=|VTP|）（1）当Vi=0V时，TN截止，TP导通。输出VOVDD。（2）当Vi=VDD时，TN导通，TP截止，输出VO0V。,CMOS逻辑门电路是由N沟

3、道MOSFET和P沟道MOSFET互补而成。,3.1.4 CMOS反相器,（1）当Vi2V，TN截止，TP导通，输出VoVDD=10V。（2）当2VVi5V，TN工作在饱和区，TP工作在可 变电阻区。（3）当Vi=5V，两管都工作在饱和区，Vo=（VDD/2）=5V。（4）当5VVi8V，TP工作在饱和区，TN工作在可变电阻区。（5）当Vi8V，TP截止，TN导通，输出Vo=0V。可见：CMOS门电路的阈值电压 Vth=VDD/2,2电压传输特性：（设:VDD=10V，VTN=|VTP|=2V）,3、电流传输特性,AB段：TN止，TP通CD段：TP通，TN止BC段：TN、TP同时通,由于CMO

4、S非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。,4工作速度,1CMOS与非门,3.1.5 其它的CMOS门电路,2CMOS或非门,后级为与或非门，经过逻辑变换，可得：,由两级组成，前级为或非门，输出为,3 CMOS异或门电路,若VDF=0.7V，则vIVDD+0.7V时，vG=VDD+0.7VvI-0.7V时，vG=-0.7V。使vC1、vC2均不超过VDD+0.7V。,4、输入保护电路,5、输入、输出缓冲电路 为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。,3.1

5、.2 逻辑门电路的一般特性,1、输入、输出的高低电平及噪声容限,（1）输出高电平VOH在正逻辑体制中代表 逻辑“1”的输出电压。VOH是一个电压范围（2）标准输出高电平VSH 输出高电平最小值VOH（min）（3）输出低电平VOL在正逻辑体制中代表逻辑“0”的输出电压。VOL是一个电压范围（4）标准输出低电平VSL 输出低电平最大值VOL（max）,前一级 门电路的输出作为后面门电路的输入，有许多因素在这根连接导线上串入干扰。对于一个门电路，输入的要求比对输出的要求低，即输入的高、低电平的范围要比输出的高、低电平的范围宽。这样就有一个输入的抗干扰能力问题,噪声容限(抗干扰能力),低电平噪声容限

6、 VNLVIL（max）-VOL（max）1.5V-0.1V1.4V,（a）低电平噪声容限 VNL 前一级门电路的输出为低电平，能够保证送入后一级门电路的电平仍然为低电平时所能允许的最大正向干扰电压。,高电平噪声容限VNHVOH（min）-VIH(min)4.9V-3.5V1.4V,（b）高电平噪声容限 VNH 前一级门电路的输出为高电平，能够保证送入后一级门电路的电平仍然为高电平时所能允许的最大负向干扰电压。,2、传输延迟时间,平均传输延迟时间,3、动态功耗瞬时导通功耗PT,T1、T2同时通,动态功耗负载电容充放电功率PC,4、扇入数与扇出数,把允许灌入输出端的最大电流定义为输出低电平电流I

7、OL（也叫做最大灌电流）,NOL称为输出低电平时的扇入系数。,把允许的最大拉电流定义为输出高电平电流 IOH。(也叫做最大拉电流）,NOH称为输出高电平时的扇出系数。,一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。,1.CMOS漏极开路门,主要用途：实现线与功能,漏极开路（OD）与非门电路和逻辑图,3.1.6 CMOS漏极开路门和 三态输出门电路,如何实现线与功能：,上拉电阻,上拉电阻对OD门动态性能的影响：,（1）不能过小，应满足,（2）不能过大，否则会降低OD门的转换速度。,2.CMOS三态输出门电路,=1时，Y输出高阻态。=0时，Y=,工作原理：（设两管的开启电压

8、VTN=|VTP|=2V）（1）当C接+5V，接0V：若Vi在0V+5V的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。（2）当C接0V，接+5V：Vi在0V+5V的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。,3.1.7 CMOS传输门,1CMOS逻辑门电路的系列（1）基本的CMOS4000系列。（2）高速的CMOSHC系列。（3）与TTL兼容的高速CMOSHCT系列。2CMOS逻辑门电路主要参数的特点（1）VOH（min）=0.9VDD；VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。（2）阈值电压Vth约

9、为VDD/2。（3）CMOS非门的关门电平VIL（max）为0.45VDD，开门电平VIH（min）为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。（4）CMOS电路的功耗很小，一般小于1 mW/门；（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。,三、CMOS逻辑门电路的系列及主要参数,所以输出为低电平。,一NMOS非门,逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1gm2）（1）当输入Vi为高电平8V时，T1 导通，T2也导通。因为 gm1gm2，所以两管的导通电阻 RDS1 RDS2，输出电压为：,NMOS逻辑门电路,（2）当输入Vi为低电

10、平0V时，T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。所以电路实现了非逻辑。,二NMOS其他门电路（1）与非门,（2）或非门,3.2 TTL逻辑门电路基础,主要内容,BJT的开关特性TTL逻辑门电路集电极开路门和三态门电路BiCMOS门电路抗饱和TTL电路,、BJT的开关特性,BJT的静态开关特性 BJT的动态开关特性,1三极管的静态开关特性,（1）截止状态：当VI小于三极管发射结死区电压时，IBICBO0，ICICEO0，VCEVCC，三极管工作在截止区，对应图中的A点。三极管工作在截止状态的条件为：发射结反偏或小于死区电压,此时，若调节VI，则IB，IC，

11、VCE，工作点沿着负载线由A点B点C点D点向上移动。在此期间，三极管工作在放大区，其特点为IC=IB 三极管工作在放大状态的条件为：发射结正偏，集电结反偏,（2）放大状态：当VI为正值且大于死区电压时，三极管导通。有,若再增加VI，IB会继续增加，但IC已接近于最大值VCC/RC，不会再增加，三极管进入饱和状态。饱和时的VCE电压称为饱和压降VCES，其典型值为：VCES0.3V。三极管工作在饱和状态的电流条件为：IB IBS 电压条件为：集电结和发射结均正偏,（3）饱和状态：继续增大VI，当VCE 0.7V时，集电结变为零偏，称为临界饱和状态，对应图（b）中的E点。此时的集电极电流称为集电极

12、饱和电流，用ICS表示，基极电流称为基极临界饱和电流，用IBS表示，有:,解：根据饱和条件IBIBS解题。,例 电路及参数如图所示，设输入电压VI=3V，三极管的VBE=0.7V。（1）若60，试判断三极管是否饱和，并求出IC和VO的值。,（2）将RC改为6.8kW，重复以上计算。,IBIBS 三极管饱和。,IB不变，仍为0.023mA,IBIBS 三极管处在放大状态。,（3）将RC改为20kW，再将Rb改为60kW，重复以上计算。,由上例可见，Rb、RC、等参数都能决定三极管是否饱和。该电路的饱和条件可写为：,即在VI一定（要保证发射结正偏）和VCC一定的条件下，Rb越小，越大，RC越大，三

13、极管越容易饱和。在数字电路中总是合理地选择这几个参数，使三极管在导通时为饱和导通。,IBIBS 三极管饱和。,2三极管的动态开关特性,（1）延迟时间td从输入信号vi正跳变的瞬间开始，到集电极电流iC上升到0.1ICS所需的时间（2）上升时间tr集电极电流从0.1ICS上升到0.9ICS所需的时间。（3）存储时间ts从输入信号vi下跳变的瞬间开始，到集电极电流iC下降到0.9ICS所需的时间。（4）下降时间tf集电极电流从0.9ICS下降到0.1ICS所需的时间。,理想情况,实际情况,对输入脉冲的要求,ton=td+trtoff=ts+tf输入信号vi的正半周的宽度 ton输入信号vi的负半周

14、的宽度 toff以保证三极管能可靠进入饱和状态和截止状态,1TTL反相器的基本结构,TTL的含义：Transistor Transistor,3.2.3 TTL反相器的基本电路,2TTL反相器的工作原理,（1）输入为高电平3.6V时。T2、T3导通，VB1=0.73=2.1（V），由于T3饱和导通，输出电压为：VO=VCES30.3V,这时T2也饱和导通，故有VC2=VE2+VCE2=1V。使T4和二极管D都截止。实现了输入高电平时，输出为低电平。,T1发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过RC2的电流较小，可以忽略，所以VB4VCC=5V，使T4和D导通，则有：V

15、OVCC-VBE4-VD=5-0.7-0.7=3.6（V）实现了输入低电平时，输出为高电平。,（2）输入低电平0.3V 时。,注意：何谓开门？T3饱和叫做开门何谓关门？T3截止叫做关门,综合上述两种情况，该电路满足反相器的逻辑功能，即：,3、TTL反相器的开关速度,（1）采用输入级加快了存储电荷的消散过程。,（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电,提高开关速度和带负载能力.,4、TTL反相器的电压传输特性,1电压传输特性曲线：Vo=f（Vi）,1、TTL与非门电路,3.2.4 TTL逻辑门电路,2、TTL与非门的参数,（1）输出高电平VOH在正逻辑体制中代表逻辑“1”

16、的输出电压。VOH的理论值为3.6V，产品规定输出高电压的最小值VOH（min）=2.4V。VOH是一个电压范围（2）标准输出高电平VSH 输出高电平的下限VOH（min）（3）输出低电平VOL在正逻辑体制中代表逻辑“0”的输出电压。VOL的理论值为0.3V，产品规定输出低电压的最大值VOL（max）=0.4V。VOL是一个电压范围（4）标准输出低电平VSL 输出低电平的上限VOL（max）,（5）输入高电平VIH（是一个电压范围）（6）输入高电平的下限 VIH（min）（开门电平VON）是指输出电压下降到VOL（max）时对应的输入电压。即输入高电压的最小值。在产品手册中常称为输入高电平电压

17、，用VIH（min）表示。产品规定VIH（min）=2V。（7）输入低电平VIL（是一个电压范围）（8）输入低电平的上限（关门电平）VOFF是指输出电压上升到VOH（min）时对应的输入电压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用VIL（max）表示。产品规定VIL（max）=0.8V。,注意：何谓开门？T3饱和叫做开门 何谓关门？T3截止叫做关门,前一级 门电路的输出作为后面门电路的输入，有许多因素在这根连接导线上串入干扰。对于一个门电路，输入的要求比对输出的要求低，即输入的高、低电平的范围要比输出的高、低电平的范围宽。这样就有一个输入的抗干扰能力问题,（9）噪声容限(抗

18、干扰能力),低电平噪声容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V,（a）低电平噪声容限 VNL 前一级门电路的输出为低电平，能够保证送入后一级门电路的电平仍然为低电平时所能允许的最大正向干扰电压。,高电平噪声容限 VNHVOH（min）-VON2.4V-2.0V0.4V,（b）高电平噪声容限 VNH 前一级门电路的输出为高电平，能够保证送入后一级门电路的电平仍然为高电平时所能允许的最大负向干扰电压。,（10）输入低电平电流IIL是指当门电路的输入端接低电平时，从门电路输入端流出的电流。,可以算出：,产品规定:,参考方向,（11）输入高电平电流IIH是指当门电路的输入端接高

19、电平时，流入输入端的电流。有两种情况。,寄生三极管效应：如图（a）所示。这时IIH=PIB1，P为寄生三极管的电流放大系数。,由于p和i的值都远小于1，所以IIH的数值比较小，产品规定：IIH40uA。,倒置的放大状态：如图（b）所示。这时IIH=iIB1，i为倒置放大的电流放大系数。,a）输出为低电平时（扇入系数）：灌电流负载,(12)扇出系数,被研究的与非门,负载与非门,被研究的与非门,负载与非门,当驱动门输出低电平时，电流从负载门灌入驱动门。当负载门的个数增加，灌电流增大，会使T3脱离饱和（想一想为什么？），进入放大区，输出低电平升高。因此，把允许灌入输出端的最大电流定义为输出低电平电流

20、IOL（也叫做最大灌电流），产品规定IOL=16mA。由此可得出:,NOL称为输出低电平时的扇出系数。,b）输出为高电平时（扇出系数）：拉电流负载。,当驱动门输出高电平时，电流从驱动门拉出,流至负载门的输入端。拉电流增大时，RC4上的压降增大，会使输出高电平降低。因此，把允许的最大拉电流定义为 输出高电平电流 IOH。,NOH称为输出高电平时的扇出系数。,一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，用NO表示。,7400是一种典型的TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚。引脚排列图如图所示。,3、TTL与非门举例7400,4、TTL门电路的其他类型（1）或非

21、门,（2）与或非门,3.2.5 集电极开路门（OC门）和三态门电路,为此，专门生产了一种可以进行线与的门电路集电极开路门。,在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。,1、集电极开路门（OC门）,（1）实现线与。电路如右图所示，逻辑关系为:,（2）实现电平转换。如图示，可使输出高电平变为10V。,（3）用做驱动器。如图是用来驱动发光二极管的电路。,OC门主要有以下几方面的应用：,（1）当输出高电平时，RP不能太大。RP为最大值时要保证输出电压为VOH（min），,得：,OC门进行线与时，外接上拉电阻RP的选择：,由：,得：,（2）当

22、输出低电平时，RP不能太小。RP为最小值时要保证输出电压为VOL（max），由,所以：RP（min）RPRP（max）,（1）三态输出门的结构及工作原理。当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。,2、三态输出门,三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线，实现信号的分时单向传送.,（b）组成双向总线，实现信号的分时双向传送。,（2）三态门的应用,3.2.6 BiCMOS门电路,特点：（1）输出级采用双极性BJT管，增加驱动能力和开关速度

23、。,BiCOMS反相器,加快T5、T6由饱和导通到截止的过程，T5、T6的基区存储电荷通过T2、T4释放。,（2）输入级采用COMS电路，降低功耗。,3.2.7 抗饱和TTL电路,为了提高开关速度，74LS系列引入了抗饱和的肖特基三极管，增加了有源泄放回路。肖特基三极管属于一种抗饱和的三极管，是在普通三极管的基极和集电极之间并上一个肖特基二极管SBD。,SBD有下述特点：1.开启电压低，约为0.30.4V。2.它几乎没有电荷存储效应，不会引起附加延迟时间。这是因为导电的多子 电子由N型半导体注入到金属直接成为扩散电流后形成正向电流，因此没有少子产生的存储电荷。3.易于制造。制造工艺和TTL电路

24、的常规工艺相容。,将SBD接入普通三极管的基极和集电极之间，可有效地抑制三极管进入深饱和状态。随基极偏置电流IB增加，T管将从放大状态进入饱和状态。集电极电位VC随IB上升而下降。当三极管CE之间的电压VCE降至0.3V时，VBC接近0.4V，SBD趋于导通，IB继续增加的部分将被SBD旁路，三极管T的饱和深度不会再增加，确保三极管工作在浅饱和工作状态。这样当三极管关断时从饱和转为截止的时间缩短了，从而使集成电路的开关速度得到提高。,抗饱和的原理,提高电路开关速度的措施之二是增加了有源泄放电路。有源泄放回路由T6管和R6、R7组成，其主要作用如下：当输入由低电平全部变成高电平时，与非门处于开态

25、。这时T6基极通过R6接到T2发射极，而T5基极直接接到T2发射极。所以在跳变瞬间IE2绝大部分流入T5基极，使T5比T6优先导通，且使T5迅速饱和，从而缩短了开通时间ton。T5饱和后，IE2被T6分流，使T5基极电流减小，从而减轻了饱和程度，使T5处于浅饱和状态，为缩短存储时间ts创造 了条件。,当输入由高电平变成低电平时，T2截止，T5、T6随之截止。但在T5存储电荷泄放前，T6仍导通，T6为T5存储电荷提供一条低阻泄放回路，从而使T5截止加速。由以上分析可知，有源泄放回路加速了T5的导通和关断，从而提高了整个电路的开关速度。,574LS系列为低功耗肖特基系列。674AS系列为先进肖特基

26、系列，它是74S系列的后继产品。774ALS系列为先进低功耗肖特基系列，是74LS系列的后继产品。,174系列为TTL集成电路的早期产品，属中速TTL器件。274L系列为低功耗TTL系列，又称LTTL系列。374H系列为高速TTL系列。474S系列为肖特基TTL系列，进一步提高了速度。如图示。,TTL集成逻辑门电路系列简介,正负逻辑问题,一、正负逻辑1.正负逻辑规定正逻辑:高电平-1 低电平-0负逻辑:高电平-0 低电平-12.正负逻辑的等效变换与非-或非与-或非-非,3.5 逻辑描述中的几个问题,3一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。,2任一条线一端上的小圆圈移到另一端

27、，其逻辑关系不变。,3.5.2 混合逻辑中逻辑符号的变换,1逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。,3.5.3 集成芯片中有效电平的概念,1、在集成芯片中，任何输入信号都有可能是高电平有效，或者是低电平有效。所谓有效电平就是使电路能够完成规定操作的电平。,2、输入端与输出端小圆圈的意义：（1）输入端：有小圆圈代表低电平有效，否则代表高电平有效。（2）输出端：有小圆圈代表输出为规定逻辑电平取非。否则代表输出规定逻辑电平。,集成2选1数据选择器,3.6.1 TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输

28、入电流，即要满足下列条件：驱动门的VOH（min）负载门的VIH（min）驱动门的VOL（max）负载门的VIL（max）驱动门的IOH（max）负载门的IIH（总）驱动门的IOL（max）负载门的IIL（总）,3.6 逻辑门电路使用中的几个实际问题,1.CMOS门 驱动 TTL门 不需另接接口电路,按电流大小计算扇出系数。,2.TTL门 驱动 CMOS门 存在电平匹配问题,之间需接上拉电阻,或者接专用电平转换器但是TTL驱动CMOS-HCT参数兼容,不需接口电路。,如：LSTTL输出高电平时VOH(min)=2.7V,而74HC VIH(min)=3.5V,不兼容,采用上拉电阻RP,（b）用

29、TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。,3.6.2 TTL和CMOS电路带负载时的接口问题,1对于电流较小、电平能够匹配的负载可以直接驱动。（a）用TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百W的限流电阻即可。,2带大电流负载,（a）可将同一芯片上的多个门并联作为驱动器，如图（a）所示。,（b）也可在门电路输出端接三极管，以提高负载能力，如图（b）所示。,（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。,1、多余输入端的处理,（1）对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，或通过一个

30、上拉电阻（13kW）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。,3.6.3 抗干扰措施,2、去耦合滤波电路,公共直流电源有内阻抗，与数字电路尖峰脉冲相互作用会使逻辑功能错乱。,解决办法：接去耦合滤波器 与直流电源并联一大电容10 100微法，滤除不需要的频率成分。每一集成芯片接0.1微法电容，滤除开关噪声。,3、接地和安装工艺,正确接地、降低噪声：先将信号地汇集于一点，然后和电源地用最短导线连在一起。,当系统中间有模拟和数字两种器件时，先将二者地分开，再选一共同点接地。,印刷电路板设计安装中，连线尽可能短，减小接线电容导致反馈而引起寄生振荡的可能性。,CMOS器件使用和储

31、藏，防止静电损伤-屏蔽。,本章小结 1目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。2TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用推拉式结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。3MOS集成电路常用的是两种结构。一种是CMOS 门电路，另一类是NMOS门电路。与TTL门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。4为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。,