数字电子技术基础第五版第五章.ppt

《数字电子技术基础第五版第五章.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第五版第五章.ppt（45页珍藏版）》请在三一办公上搜索。

1、第五章 触发器,5.1 概述,一、触发器用于记忆（存储）1位二进制信号 1.有两个能自行保持的状态1和0;2.根据输入信号可以置成0或1.二、触发器的分类 1.按触发方式（电平，脉冲，边沿）2.按逻辑功能（SR,JK,D,T）,5.2 SR锁存器(Set-Reset Latch)一、电路结构与工作原理,单个的或非门不具有记忆功能,将两个或非门连接在一起，形成反馈，从而具有记忆功能,1,0,0,0,1,1,vI1消失后，v01还保持原状态,1,0,1.电路结构：,否则,忽0,忽1,不稳定.,4.对输入的约束条件：,原态（初态）,新态（次态）,二、动作特点 在任何时刻，输入S、R都能直接改变输出Q

2、的状态。,0,0,0,0,1,1,0,0,1,1,例：用与非门组成的SR锁存器,约束条件:,用与非门组成的SR锁存器的特性表,5.3 电平触发的触发器,一、电路结构与工作原理,电平触发SR触发器的特性表,基本SR触发器,输入控制门,用与非门组成的SR锁存器的特性表,二、动作特点 在CLK=1的全部时间里，S和R 的变化都将引起输出状态的变化。,电平触发SR触发器的特性表,带异步置位、复位端的电平触发SR触发器。在CLK=0时，由 进行预置,D触发器,D触发器特性表,SR触发器特性表,作业：P248 5.3，5.4，5.5，5.6*,5.4 脉冲触发的触发器,一、电路结构与工作原理,为了提高可靠

3、性，要求在每个CLK周期内，触发器的输出状态只改变1次,SR触发器特性表,主从SR触发器特性表,根据SR触发器特性表,来判断主触发器和从触发器的翻转状态,由此得到主从SR触发器特性表,SR触发器特性表,主从SR触发器特性表,根据SR触发器特性表,来判断主触发器和从触发器的翻转状态,由此得到主从SR触发器特性表,0,1,0,1,0,0,1,1,0,1,SR触发器特性表,主从SR触发器特性表,根据SR触发器特性表,来判断主触发器和从触发器的翻转状态,由此得到主从SR触发器特性表,1,0,1,0,0,0,1,1,1,0,SR触发器特性表,主从SR触发器特性表,根据SR触发器特性表,来判断主触发器和从

4、触发器的翻转状态,由此得到主从SR触发器特性表,0,1,0,1,1,0,0,1,1,0,1,0,SR触发器特性表,主从SR触发器特性表,根据SR触发器特性表,来判断主触发器和从触发器的翻转状态,由此得到主从SR触发器特性表,1,0,1,0,0,1,0,0,1,1,0,1,P225 例,主从SR触发器的波形图,1,2,3,4,5,6,将 反馈到输入端,0,1,0,0,1,1,0,1,主从JK触发器的特性表,SR触发器的特性表,保持,保持,1,0,0,0,1,1,1,0,主从JK触发器的特性表,SR触发器的特性表,保持,保持,0,1,1,0,1,0,0,1,主从JK触发器的特性表,SR触发器的特性

5、表,1,0,1,0,1,0,1,0,1,1,1,0,主从JK触发器的特性表,SR触发器的特性表,1,0,0,1,0,1,0,1,1,1,0,1,主从JK触发器的特性表,SR触发器的特性表,0,1,0,1,1,0,0,1,0,1,1,0,主从JK触发器的特性表,SR触发器的特性表,0,1,0,1,0,1,1,1,1,0,0,1,主从JK触发器的特性表,SR触发器的特性表,1,0,1,0,1,0,1,1,0,1,1,0,主从JK触发器的特性表,SR触发器的特性表,0,1,0,1,(5)列出真值表,主从JK触发器的特性表,二、脉冲触发方式的动作特点,主从JK触发器的主触发器,在CLK=1期间,只能翻

6、转一次.P229第二段,主从JK触发器的特性表,1,0,0,1,1,1,0,0,1,0,1,0,1,1,1,1,0,1,1,0,对JK触发器，在CLK=1期间，无论输入信号变化几次，其主触发器的状态只翻转一次。,0,1,0,1,1,0,0,0,1,1,0,1,0,1,1,1,1,1,1,0,0,1,对JK触发器，在CLK=1期间，无论输入信号变化几次，其主触发器的状态只翻转一次。,1,0,5.5 边沿触发的触发器,为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此刻前、后输入的状态没有关系。构成边沿触发器的方法:1.用CMOS传输门的

7、边沿触发器；2.维持阻塞触发器；3.用门电路tpd的边沿触发器；,一、电路结构和工作原理,1、用两个电平触发的D触发器组成的边沿触发器,当CLK为低时,CLK1为高,FF1翻转,Q1=D;CLK2为低,FF2保持.,当CLK由低变高时,CLK1为低,FF1保持上升沿到达前的状态Q1=D;CLK2变为高,FF2翻转为Q2=Q1=D.,Q1=1,Q1=0,Q1=1,Q2=Q1=1,Q2=Q1=0,Q2=Q1=1,2、利用CMOS传输门的边沿触发器,这是一个上升沿触发的D触发器。,在CLK=1时,进行异步置位,5.6 触发器的逻辑功能及其描述方法,5.6.1 触发器按逻辑功能的分类 时钟控制的触发器

8、中,由于输入方式不同（单端输入、双端输入），次态（）随输入变化的规则不同。具体分为：SR触发器，JK触发器，T触发器，D触发器。,一、SR触发器 1.定义：在时钟信号作用下，具有如下功能的触发器称为 SR触发器。,化简过程中用到了公式：和约束条件SR=0。,二、JK触发器 1.定义,用卡诺图化简,三、T触发器,1.定义：凡在时钟信号作用下，具有如下功能的触发器：,四、D触发器,1.定义：凡在时钟信号作用下，具有如下功能的触发器：,逻辑功能：是 与输入及 在CLK作用后稳态之间的关系。（SR,JK,D,T）电路结构形式：具有不同的动作特点（转换状态的动态过程），包括：“同步，主从（脉冲），边沿”,5.6.2 触发器的电路结构和逻辑功能、触发方式的关系,作业：P256，5.21,5.25,5.7 触发器的动态特性,一、输入信号宽度二、传输延迟时间,一、建立时间二、保持时间三、传输延迟时间四、最高时钟频率,P249 题5.6,