微机系统与接口教学资料第五章.ppt

《微机系统与接口教学资料第五章.ppt》由会员分享，可在线阅读，更多相关《微机系统与接口教学资料第五章.ppt（45页珍藏版）》请在三一办公上搜索。

1、第五章 存储器,一、半导体存储器的分类及特点,二、随机存储器 RAM,（一）静态存储器,（二）动态存储器,三、只读存储器 ROM,四、IBM PC/XT 的存储器,半导体存储器的分类,存储器可以分为RAM(Ramdom Access Memory)和ROM(Read Only Memory)两大类,而且它们各自又可以分为若干种,并且,从广义的角度来看可编程逻辑电路是属于ROM的范畴.下面我们分别讨论它们.,RAM(Random-Access Memory)随机存储器，在运行状态可读可写ROM(Read-Only Memory)一旦信息写入，在机器上只读,1.RAM(随机存取存储器)RAM的特点

2、:可以读写,存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失.,RAM按存储机理的不同可分为 静态SRAM(Static RAM)和 动态DRAM(Dynamic RAM),基本存储电路六管静态存储电路:用于存储一个二进制位。,二、随机存储器 RAM（一）静态存储器,T1管的截止保证了T2管得导通。反之亦然。,当数据信号与地址信号都消失后，T5、T6、T7、T8都截止，由T3、T4两负载管通过VCC不断向删极补充电荷，以保持信息0、1。,静态SRAM(Static RAM),(1)存储体 一个基本存储电路只能存储一个二进制位。将基本的存储电路有规则地组织起来，就是存储体。存储体又有不同

3、的组织形式：将各个字的同一位组织在一个芯片中，如：8118 16K*1（DRAM）将各个字的 4位 组织在一个芯片中，如：2114 1K*4（SRAM）将各个字的 8位 组织在一个芯片中，如：6116 2K*8（SRAM）。(2)外围电路 为了区别不同的存储单元，就给他们各起一个号给于不同的地址，以地 址号来选择不同的存储单元。于是电路中要有 地址译码器、I/O电路、片选控制端CS、输出缓冲器等外围电路。,2.存储器（芯片）结构,故：存储器（芯片）=存储体+外围电路,3.地址译码方式,直接译码方式适用于小容量存储器中。,16字(字节)4 位的存储器64个基本存储单元，排成 16行 4列，每行对

4、应一个字 每列对应其中的一位。,(2)双译码方式地址译码器分成两个，可减少选择线的数目。,1024*1 的存储器1024个基本存储单元，排成 32*32 的矩阵，需 10 根地址线寻址。X 译码器输出32根选择线，分别选择1-32 行，Y 译码器输出32根选择线，分别选择1-32 列控制各列的位线控制门.,RAM的基本结构:256*4,RAM的基本应用,(3)一个实际的静态RAM的例子Intel 2114 存储器芯片,1024*4 的存储器4096 个基本存储单元，排成 64*64 的矩阵，需 10 根地址线寻址。X 译码器输出 64 根选择线，分别选择 1-64 行，Y 译码器输出 16 根

5、选择线，分别选择 1-16 列控制各列的位线控制门.,4.静态存储器 的设计 由多个存储器芯片组成一个实际存储器，并与CPU连接。(1)多个芯片连接 如前所述存储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等，实际使用时，需将其连接起来，组成你所需要的实际的存储器，如 1K*8、4K*8 等的存储器。(2)与CPU的连接 RAM 与 CPU 的连接，主要是 地址线、控制线、数据线 的连接。此外还应考虑以下几个问题：CPU 总线的负载能力；CPU 的时序与存储器的存取速度之间的配合问题；存储器的地址分配和片选问题。,CPU 总线的负载能力 一个存储器系统，通常由多片存储器芯

6、片组成，如直接与CPU相连，则CPU的地址线、数据线负载很重，故需加隔离驱动器。,CPU,存储器,驱动器,收发器,AB,AB,DB,DB,CPU 的时序与存储器的存取速度之间的配合问题 每种CPU都有自己的操作时序，这在系统设计时就已确定了。当设计某个计算机系统的存储器时：(1)首先要弄清楚CPU的操作时序(2)然后,选择满足CPU操作时序的存储器芯片,其中最重要的是存储器的存取速度.,前面讲过，为了使CPU能使用不同速度的存储器芯片，采取了设置Raday引脚，插入等待状态（TW）的办法，但这是不足取的，因为它是以牺牲CPU的速度为代价的。,CPU CPU时钟 存储器读写周期(MHZ)(ns)

7、（ns),80286 8(125)250,80286 12(83.3)167,80386 16(62.5)125,80386 20(50)100,几种CPU对存储器速度的要求,占CPU两个时钟周期,（1）用1k*1的片子组成1k*8的存储器 需 8 个芯片 地址线（210=1024）需 10 根 数据线 8 根 控制线 WR,5.存储器设计举例,（2）用 256*4 的片子组成 1k*8 的存储器 需 8 个芯片 地址线（28=256）需 10 根（片内 8 根，片选 2 根）数据线 8 根 控制线 IO/M 和 WR,。,A,B,C,D,2-4译码器输出1有效地址：A9 A8 A7 A6 A

8、5 A4 A3 A2 A1 A0A 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 D 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1,0000FF1001FF2002FF3003FF,（3）用1k*4 的片子 2114 组成 2k*8 的存储器 需 4 个芯片 地址线（211=2048）需 11 根（片内 10 根，片选 1 根）数据线 8 根 控制线 IO/M 和 WR,CPU,全译码方式,两

9、组存储器的地址分配：第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 0000 h 0 0 0 0,0 0 1 1,1 1 1 1,1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0,0 1 0 0,0 0 0 0,0 0 0 0 0400 h 0 0 0 0,0 1 1 1,1 1 1 1,1 1 1 1 07FF h 这种选片的译码方式称为全译码，译出的每一组地址是确定的、唯一的。也可采用线选控制方式：只用A15-A10中的任意位来控制片选端。如用A10，而 A15-A1

10、1可位任意值；也可用A11，而A15-A12，A10 可位任意值；等不同组合。,线选译码方式,线选译码方式有两个问题应考虑：采用不同的地址线作为选片控制，则它们的地址分配是不同的。如：用A11做线选 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 0000 h 0 0 0 0,0 0 1 1,1 1 1 1,1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0,1 0 0 0,0 0 0 0,0 0 0 0 0800 h 0 0 0 0,1 0 1 1,1 1 1 1,1 1

11、 1 1 0BFF h 如：用A15做线选 第一组 A15 A14 A10 A9 A8 A7 A0 0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 0000 h 0 0 0 0,0 0 1 1,1 1 1 1,1 1 1 1 03FF h 第二组 A15 A14 A10 A9 A8 A7 A0 1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0 8000 h 1 0 0 0,0 0 1 1,1 1 1 1,1 1 1 1 83FF h,地址重叠（以A15做线选控制为例）。,（4）用1k*4 的片子 2114 组成 4k*8 的存储器 需 8个芯片 地址线（212=4

12、096）需 12 根（片内 10 根，片选 2 根）数据线 8 根 控制线 IO/M 和 WR,IO/M,CPU,y0,y3,(5).8K*8bit 的SRAM的基本应用,（二）动态存储器,基本存储电路 用于存储一个二进制位。,动态DRAM(Dynamic RAM),动态存储器内部结构。Intel 2118A 容量 16k*1,3.动态存储器 的设计（由多个存储器芯片组成一个实际存储器,并与CPU连接）,例：用 811816K*1 的 DRAM 组成16K*8 的存储器。,三、只读存储器 ROM（一）掩膜只读存储器（二）可编程只读存储器（三）可擦除、可编程只读存储器,（四）动态存储器 的设计

13、由多个存储器芯片组成一个实际存储器，并与CPU连接。,例：用EPROM 2716（2K*8）组成 6K*8 的存储器。,。,。,。,。,。,。,。,2-4译码器,CPU,D7D0,A10A0,A11A12,RDIO/M,寻址 6K 空间需13根地址线，片内11根，片选2根；2716为只读存储器，只有读操作，因此，用控制信号 IO/M 和 RD 通过或门连到译码器使能端，控制其工作。,四、IBM PC/XT 的存储器,系统板上的RAM 256K,IO通道中的扩展RAM 384K,保留（包括显示）的RAM 128K,扩展的ROM 198K,16K(可在系统板上扩展）,8K基本ROM 40K,(一）

14、存储空间的分配,00000H 3FFFFH 40000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H F6000H FE000H FFFFFH,RAM 640K,保留 128K,ROM 128K,显卡上的显示缓冲区在此区域单色显示在 B0000H B0FFFH；彩色/图形在B8000H BBFFFH。,包括中断向量区；BIOS数据区；DOS内存驻留程序；用户程序区。,C0000H EFFFFH，所插卡的BIOS;,FE000H FFFFFH，系统板的基本输入输出 系统 BIOS，占8K字节.另32K放BASIC程序。,32KBASIC程序,(二）ROM

15、系统,计算机系统在合闸上电后要能自动启动，就必须把初始化和引导程序放在 ROM中。IBM PC/XT 的基本输入输出系统的功能有：（1）系统的冷启动和热启动；（2）系统自测试；（3）基本外部设备的输入输出驱动程序，包括 CRT显示、键盘、打印机、软盘、异步通信接口的驱动程序。（4）硬件中断管理程序；（5）系统配置分析程序；（6）字符图形发生器；（7）一天的时钟管理程序；（8）DOS引导程序。40K ROM 信息放在两块 ROM 芯片中。一块 8K 芯片，一块 32K 芯片。,MEMR A19 A18 A17 A16 A15 A14 A13 A0 0 1 1 1 1,1 0 0 0 F8000H

16、 0 1 1 1 1,1 1 1 1 FFFFFH,CS7有效，选中U18（BIOS）,当 G1=1 G2A=G2B=0 时，允许对A、B、C进行译码。译中的对应输入端将变为低电平，其它7个保持高电平。,74LS138 3-8 译码器,(三）RAM 系统,系统板上的RAM 256K 由 64K*1 动态存储器芯片 4164 组成；每组9个芯片：8位数据位，一位奇偶校验位；共4组，36个芯片。64K芯片需要 16根地址线寻址；但采用内部行、列地址锁存方式，芯片只有8根地址线；系统需要产生行地址选择信号 RAS 列地址选择信号 CAS,RAS、CAS 生成电路,PROM256*4,0100,输入有256种组合,X表示已得到驱动,由于行选信号和列选信号在时间有先后，故采用了两个 38 译码器，分别产生 RAS 和 CAS。,RAM 电路,