袁佩宏第四单元集成逻辑门电路和组合逻辑门电路.ppt

《袁佩宏第四单元集成逻辑门电路和组合逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《袁佩宏第四单元集成逻辑门电路和组合逻辑门电路.ppt（50页珍藏版）》请在三一办公上搜索。

1、第四单元 集成逻辑门电路和组合逻辑门电路,本单元重点知识点,1、三态门和OC门逻辑应用。2、组合逻辑电路的分析与设计方法。3、编码器和译码器的实践应用。4、数据选择器和全加器的实践应用。,第四单元 集成逻辑门电路和组合逻辑门电路,第四单元 集成逻辑门电路和组合逻辑门电路,数字集成电路按照其内部使用的晶体管种类不同，可以分为双极型数字集成电路和金属氧化物半导体场效应管集成电路（即MOS电路）。双极型数字集成电路也有很多种类，其中应用最多的是TTL电路。MOS电路也有很多种类，其中应用最多的是CMOS电路。,第四单元 集成逻辑门电路和组合逻辑门电路,第一节 TTL电路一、TTL与非门的工作原理 T

2、TL型电路：输入和输出端结构都采用了半导体晶体管，称之为:Transistor Transistor Logic。TTL电路的电源统一规定为+5V。,第四单元 集成逻辑门电路和组合逻辑门电路,逻辑功能：全1出0,有0出1,TTL与非门,第四单元 集成逻辑门电路和组合逻辑门电路,TTL电路悬空的输入端相当于接高电平。为了防止干扰，可将悬空的输入端接高电平。,通 用：IO=0.4mA要求UOH2.4V,典型值：输出高电平 UOH=3.4V,1、输出高电平UOH输出高电平将随着拉电流的增大而降低。,TTL电路的典型参数：,第四单元 集成逻辑门电路和组合逻辑门电路,典型值：输出低电平 UOL=0.3V

3、 通 用：IO=12.8mA要求 UOL0.4V 通常TTL电路的灌电流能力大于拉电流能力。称“易灌拉”,2、输出低电平UOL 输出低电平将随着灌电流的增大而升高。,第四单元 集成逻辑门电路和组合逻辑门电路,3、输入漏电流IIH 就是发射结的反向漏电流。电路在输入端高电平时，有电流从输入端流入（在多级门电路相连时，此电流即为前级门电路的拉电流）为减轻负载，这一电流应越小越好。,4、输入短路电流IIS 电路在输入端对地短路时，有电流从输入端流出（在多级门电路相连时，此电流即为前级门电路的灌电流）为减轻负载，这一电流应越小越好。,第四单元 集成逻辑门电路和组合逻辑门电路,第四单元 集成逻辑门电路和

4、组合逻辑门电路,5.扇出系数N 门电路的输出端所能驱动同类门电路最大个数，称为该门电路的扇出系数N，也称负载能力。一般N8。,第四单元 集成逻辑门电路和组合逻辑门电路,6.电源电流 电路工作时的工作总电流（当然会因为输入电平的不同工作电流也会不同，单取大的）。,第四单元 集成逻辑门电路和组合逻辑门电路,7.平均传输延迟时间tpd。在与非门输入端加上一个脉冲电压，则输出电压将对输入电压有一定的时间延迟，从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处的时间叫做上升延迟时间tpd1；从输入脉冲下降沿的50%处到输出脉冲上升沿的50%处的时间叫做下降延迟时间tpd2。平均传输延迟时间tpd定义

5、为tpd1与tpd2的平均值，即：tpd=（tpd1+tpd2）/2,TTL门电路的阈值电压 UT=1.4V,当UI UT 时，UI=“1”，UIUT 时，UI=“0”,（3）.传输特性 门电路的输出电压随着输入电压变动的情况，称为传输特性。,第四单元 集成逻辑门电路和组合逻辑门电路,第四单元 集成逻辑门电路和组合逻辑门电路,二、三态门,三态门与一般门电路不同，它的输出端除了出现高电平、低电平外，还有输出悬空状态，即高阻态（亦称禁止态），由于电路输出有高电平、低电平外、高阻态三种状态，故称为三态门，但并不是3个逻辑值电路，逻辑值永远只有0，1两种。,第四单元 集成逻辑门电路和组合逻辑门电路,三

6、态门结构,当EN=1时，正常工作；当EN=0时，高阻状态。,第四单元 集成逻辑门电路和组合逻辑门电路,三态门应用,三态与非门的最重要的用途就是可向一条导线（又称总线）上轮流传送几组来源不同的数据。但必须保证任何时间里最多只有一个三态门处于有效工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。,第四单元 集成逻辑门电路和组合逻辑门电路,三、OC门结构,集电极开路,第四单元 集成逻辑门电路和组合逻辑门电路,OC门的线与接法：,使用OC门的关键是选择外接RL和电源:根据带负载情况确定。一般与非门电路不允许采用线与接法。,第四单元 集成逻辑门电路和组合逻辑门电路,第二节 MO

7、S电路一、场效应管简介 场效应管是一种电压型控制器件；其主要特点是：工作时输入端采用电压进行控制，不需要输入电流。场效应管具有输入电阻高，受温度，辐射等外界条件影响小，功耗小，便于集成等优点。它依靠半导体中多数载流子进行导电，又称为单极型半导体管。场效应管分为结型和绝缘栅型（MOS型）两种；MOS型器件从导电沟道上分：分为NMOS型、PMOS型从特性上分：分为增强型、耗尽型1、NMOS增强型场效应管,第四单元 集成逻辑门电路和组合逻辑门电路,R,1、NMOS增强型场效应管,漏极,栅极,源极,第四单元 集成逻辑门电路和组合逻辑门电路,二、NMOS电路 1、NMOS非门,g,d,s,+UDD,Ui

8、,Uo,当Ui为低电平，截止，Uo为高电平,当Ui为高电平，导通，Uo为低电平,R,第四单元 集成逻辑门电路和组合逻辑门电路,二、NMOS电路 2、有源负载NMOS非门,为得到较低的输出电平，负载管的电阻要大，故而它的导电沟道做得细而长。,第四单元 集成逻辑门电路和组合逻辑门电路,二、NMOS电路 2、NMOS与非门,NMOS与非门电路输出的低电平会随着工作管数目的增大而上升，因此这种与非门的输入端个数不宜超过3个。,第四单元 集成逻辑门电路和组合逻辑门电路,二、NMOS电路 2、NMOS或非门,NMOS或非门电路，由于工作管是并联工作的，输出的低电平不会随着工作管数目的增大而上升，因此NMO

9、S或非门应用比与非门更广泛。,第四单元 集成逻辑门电路和组合逻辑门电路,2、CMOS门电路,CMOS门电路是由N沟道MOS管和P沟道MOS管互补而成。,CMOS非门逻辑关系：当Vi为低电平时，VN截止，VP导通。VOVDD，输出为高电平。当Vi为高电平时，VN导通，VP截止，VO0V，输出为低电平。,由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。,第四单元 集成逻辑门电路和组合逻辑门电路,TTL电路与CMOS电路的比较1.构成：CMOS是场效应管构成，TTL为双极晶体管构成。2.电源电压：CMOS的电源电压范围比较大（318V），TTL只能在5V下工

10、作。3.输出电压：CMOS的高低电平之间相差比较大（Vdd/0V)、抗干扰性强，TTL则相差小（2.4V/0.4V)，抗干扰能力差。,第四单元 集成逻辑门电路和组合逻辑门电路,TTL电路与CMOS电路的比较4.功耗：CMOS功耗很小，TTL功耗较大（15mA/门）。5.工作频率：CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。6.门坎电平：CMOS门坎电平约为电源电压的一半,TTL门坎电平约为1.4V。,第四单元 集成逻辑门电路和组合逻辑门电路,TTL电路与CMOS电路的比较7.输入端：TTL电路输入端悬空相当与输入高电平。CMOS电路不允许输入端悬空。8.负载能力：T

11、TL驱动电流绝对值较大，但驱动能力的指标扇出系数是以驱动同类门为前提的，所以TTL的扇出系数并不大；CMOS驱动电流绝对值较小，但CMOS电路的输入电流约为0，所以CMOS的扇出系数反而大。,第四单元 集成逻辑门电路和组合逻辑门电路,第三节 组合逻辑电路的分析与设计方法,组合电路,时序电路,功能：输出只取决于当前的输入,数字电路,组成：门电路，不存在记忆元件,功能：,输出取决于,当前的输入,原来的状态,组成：,门电路,记忆元件,例如：编码器、译码器、数据选择器等,例如：寄存器、记数器等,第四单元 集成逻辑门电路和组合逻辑门电路,一、组合逻辑电路的分析方法分析步骤：,给定逻辑图,电路逻辑功能,分

12、析,1、由给定的逻辑图逐级写出逻辑函数式；,2、对函数式进行化简，化简成最简与或式；,3、列出真值表，得出电路的逻辑功能。,第四单元 集成逻辑门电路和组合逻辑门电路,二、组合逻辑电路的设计方法设计步骤：,给出逻辑功能,画出逻辑图,设计,1、分析实际问题的逻辑含义，列出真值表；,2、根据真值表列出函数式，化简为最简与或式；,3、根据最简与或式画出逻辑电路图。,第四单元 集成逻辑门电路和组合逻辑门电路,第四节 常用中规模集成组合逻辑电路 一、编码器 编码器是把 信号转换为二进制码 的组合逻辑电路。功能：一组高低电平 二进制码以8421BCD编码器为例，熟悉编码器的设计过程和工作原理。,编码器,二进

13、制代码(8421BCD),一组高低电平,第四单元 集成逻辑门电路和组合逻辑门电路,二、译码器 与编码器功能相反的逻辑电路就是译码器。编码器是把 二进制码 转换 信号 为的组合逻辑电路。功能：二进制码 一组高低电平 以2/4译码器为例，熟悉译码器的设计过程和工作原理。,3/8译码器,输入选择,允许(使能),输出,数 据 输 出,第四单元 集成逻辑门电路和组合逻辑门电路,第四单元 集成逻辑门电路和组合逻辑门电路,三、数码管和字符译码器 数字系统中，常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。1、七段译码器工作原理 例如：当a=b=c=d=e=f=1,g=0时，显示0,BCD数

14、码,显示译码器,数码显示器,每一字段为发光二极管,第四单元 集成逻辑门电路和组合逻辑门电路,2、译码显示器,组成：四-七译码器 数码显示器（共阴极）,例如：当DCBA=0110时，74LS48的输出abcdefg=1011111,数码显示器显示6。,0110,第四单元 集成逻辑门电路和组合逻辑门电路,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似多路开关。选择哪一路信号由相应的一组控制信号控制。,四、数据选择器,例如：当S1S0=10时，Y=I2,第四单元 集成逻辑门电路和组合逻辑门电路,2、常用数据选择器：集成8选1数据选择器74LS1

15、51,使能端,第四单元 集成逻辑门电路和组合逻辑门电路,3、数据选择的扩展带有使能端的数据选择器在使用时，也可以利用使能端作为选片信号，以扩大数据选择器的选择范围。,第四单元 集成逻辑门电路和组合逻辑门电路,4、用数据选择器实现组合逻辑函数,函数无需化简，把输入变量按次序接到数据选择器的选择码输入端，再依照最小项表达式（或依照真值表），把数据选择器的数据输入端一一接到相应的高、低电平上。,第四单元 集成逻辑门电路和组合逻辑门电路,五、数字比较器,用于比较两个二进制数大小或相等的电路，称为数字比较器。数字比较器由于比较的结果有三种（、），所以分别用三根输出线L、M、G来表示三种结果。,第四单元

16、集成逻辑门电路和组合逻辑门电路,数字比较器的级连,用两个4位数字比较器组成一个8位数字比较器。,最终输出,最低位“等于”有效,数据A的高4位,数据B的高4位,小写表示输入,大写表示输出,高位,低位,第四单元 集成逻辑门电路和组合逻辑门电路,六、全加器,既考虑加数、被加数又考虑低位的进位位。,ai-加数 bi-被加数 ci-1-低位的进位；si-本位和；ci-进位。,第四单元 集成逻辑门电路和组合逻辑门电路,用两片全加器的级连：,低位,高位,最低位，不会再有来自低位的进位,第四单元 集成逻辑门电路和组合逻辑门电路,第五节 数字集成电路使用时的注意事项一、负载与集成电路的连接二、不同类型集成电路的

17、接口连接三、多余输入端的处理四、逻辑电路中的竞争冒险,第四单元 集成逻辑门电路和组合逻辑门电路,一、负载与集成电路的连接 TTL逻辑电路的负载能力：易灌拉（输出低电平，灌电流比较容易实现；输出高电平拉电流做不好）。在负载电流不大的情况下（十几毫安），LED、小型继电器可直接用低电平驱动负载。（如果负载要求高电平驱动，则尽量改成低电平驱动（用非门）。如果要求电流很大，可采用三极管、复合三极管驱动。,第四单元 集成逻辑门电路和组合逻辑门电路,二、不同类型集成电路的接口连接 由于TTL与MOS电路电源电压不同，两种电路之间的连接方法是必须要考虑的。1.TTL驱动CMOS 方法：CMOS也采用+5V电

18、源。如果CMOS不采用5V电源,则TTL采用OC门或在两电路之间接入CMOS电平移动器。2.CMOS驱动TTL 方法：CMOS也采用+5V电源。如果CMOS不采用5V电源则CMOS采用OD门、在两电路之间接入CMOS缓冲器或用三极管作接口。,第四单元 集成逻辑门电路和组合逻辑门电路,三、多余输入端的处理 TTL门电路的输入端悬空相当与输入高电平，理论上可以悬空，但易引入干扰。COMS电路输入端不允许悬空，悬空易在造成电路损坏。可以把与门的多余输入端接高电平、或门的多余输入端接地。也可以在不改变电路功能的前提下，把多余的输入端并联使用。,第四单元 集成逻辑门电路和组合逻辑门电路,四、逻辑电路中的竞争冒险 当电路要求某些输入信号是“同时”变化的，但由于某种原因，它的变化有快有慢（这就是“竞争”）就会使得电路的输出有可能产生不应该产生的过渡干扰脉冲（这就是“冒险”），这种现象称为“竞争冒险”。消除竞争冒险的方法：（1）引入封锁脉冲（2）输出端接滤波电容（3）修改逻辑电路的设计,谢谢！,