数字电路与逻辑设计.ppt
《数字电路与逻辑设计.ppt》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计.ppt(22页珍藏版)》请在三一办公上搜索。
1、3.1晶体管的开关特性,晶体二极管开关特性,晶体三极管开关特性,晶体二极管开关特性,理想开关的特性:,(1)开关S断开时,通过开关的电流i=0,这时开关两端点间呈现的电阻为无穷大。,(2)开关S闭合时,开关两端的电压v=0,这时开关两端点间呈现的电阻为零。,(3)开关S的接通或断开动作瞬间完成。,(4)上述开关特性不受其他因素(如温度等)的影响。,二极管稳态开关特性,当外加正向电压时,正向电流随电压的增加按指数规律增加。图中Vth称为正向开启电压或门限电压,也称为阈值电压。,iD,vD,Vth,IS,O,图3-1-2 二极管伏安特性,(a)二极管电路表示,(b)二极管伏安特性,iD,vD,稳态
2、开关特性:电路处于相对稳定的状态下晶体管所呈现的开关特性。,二极管的伏安特性方程为:,iD,vD,O,iD,vD,Vth,O,图3-1-2 二极管伏安特性,(c)理想二极管开关特性,(d)二极管特性折线简化,当二极管作为开关使用时,可将其伏安特性折线化。当正向偏置时,二极管导通,压降为Vth值,相当于开关闭合;当反向偏置时,二极管截止,流过的电流为反向饱和电流,非常小,相当于开关断开。,结论:在稳态情况下,二极管开关特性与理想开关存在一定差异。主要表现为,正向导通时,相当于开关闭合,但两端仍有电位降落;反向截止时,相当于开关断开,存在反向电流。此外,二极管的Vth和IS都与温度有关。,通常硅二
3、极管的Vth值取0.7V,锗二极管取0.3V。,二极管瞬态开关特性电路处于瞬变状态下晶体管所呈现的开关特性。具体的说,就是晶体管在大信号作用下,由导通到截止或者由截止到导通时呈现的开关特性。理想二极管作开关时,在外加跳变电压作用下,由导通到截止或者由截止到导通都是在瞬间完成,没有过渡过程。,D,R,vI,图3-1-3 理想二极管开关特性,vD,iD,(a),O,vI,t,(b),O,vD,t,O,iD,t,VF,VR,VR,IF,图3-1-4 二极管瞬态开关特性,O,vI,t,O,vD,t,O,iD,t,VF,VR,t1,t2,t1,t2,IF,IR,ts,tf,trr,tr,当tt1时,二极
4、管导通,导通电压为vD0.60.7V(以硅管为例),导通电流iD=IF=(VFvD)/RVF/R。当t=t1时,vI由VF突变为VR,由于存储电荷的存在,形成漂移电流,iD=(vIvD)/RVR/R,使存储电荷不断减少。从vI负跳变开始至反向电流降到0.9IR所需的时间,称为存储时间ts。在这段时间内,PN结维持正向偏置,反向电流IR近似不变。,存储时间,图3-1-4 二极管瞬态开关特性,O,vI,t,O,vD,t,O,iD,t,VF,VR,t1,t2,t1,t2,IF,IR,ts,tf,trr,tr,经过ts时间后,反向电流使存储电荷继续消失,空间电荷区逐渐加宽,二极管转为截止状态。反向电流
5、由IR减小至反向饱和电流值,这段时间称为下降时间tf。通常以从0.9IR下降到0.1IR所需时间确定tf。trr=ts+tf 称为反向恢复时间。反向恢复时间是影响二极管开关速度的主要原因,是二极管开关特性的重要参数。,下降时间,反向恢复时间,图3-1-4 二极管瞬态开关特性,O,vI,t,O,vD,t,O,iD,t,VF,VR,t1,t2,t1,t2,IF,IR,ts,tf,trr,tr,在tt2期间,二极管反向截止,vD=VR,iD=IS,空间电荷区很宽。当t=t2时,vI由VR突变为VF。由于二极管两端电压不能突变,电路中产生瞬时大电流(VR+VF)/R,二极管迅速导通,iD由(VR+VF
6、)/R迅速下降到iD=IF=VF/R。从vI正向跳变到二极管正向导通称为二极管的正向恢复时间,通常用vD的上升时间tr来描述。与trr相比,正向恢复时间可忽略不计。,上升时间,D,R,VREF1,图3-1-5 限幅电平为VREF1的串联 下限限幅器及工作波形,vI,(a),(b),O,vI,t,vO,VREF1,O,vO,t,VREF1,二极管开关应用电路(1)限幅电路将输入波形的一部分传送到输出端,而将其余部分抑制掉。常用的有串(并)联上限、下限和双向限幅器。,图3-1-5中,当vIVREF1时,二极管导通,vOvI;当vIVREF1时,二极管截止,vO=VREF1。这样就将输入波形中瞬时电
7、位低于VREF1的部分抑制掉,而将高于VREF1的部分波形传送到输出端,实现了下限限幅的功能。,演 示,D1,R2,VREF2,vI,(a),vO,D2,R1,VREF1,A,图3-1-6 串联双向限幅器及其工作波形,(b),O,vO,t,VREF2,VA,vI,串联双向限幅器(假设VREF1VREF2),vI=0时,A点电位为,vIVA时,D1截止,D2导通,vOVA。实现下限限幅,限幅电平为VA。,vIVREF2时,D1导通,D2截止,vOVREF2。实现上限限幅,限幅电平为VREF2。,当VAvIVREF2时,D1、D2均导通,输出vOvI。,D,R,VREF1,图3-1-7 并联下限限
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计

链接地址:https://www.31ppt.com/p-5738285.html