总线与总线标准.ppt

《总线与总线标准.ppt》由会员分享，可在线阅读，更多相关《总线与总线标准.ppt（58页珍藏版）》请在三一办公上搜索。

1、第四章 总线与总线标准,4.1 有关总线的基本概念,总线和总线操作总线分组及功能总线周期与指令周期、时钟周期的关系总线时序,3,总线 在收、发模块/设备间传送信息的一组 公用信号线。,总线的特点在于其公用性，即它同时挂接多个模块或设备。,总线操作 在主控器（如CPU、DMAC等）控制下通过各级总线进行的信息传送（数据读写）操作。,微机系统中的各种操作大都是总线操作。,4.1 有关总线的基本概念,4.1.1 总线和总线操作,4,同一时刻，一套总线上只能允许在一个主控模块或设备控制下进行信息传送。当有多个主控模块/设备都要求使用总线传输信息时，一方面要分时占用，另一方面则要进行总线仲裁。,4.1.

2、1 总线和总线操作,总线操作是按总线周期一个节拍一个节拍进行的。,5,总线操作四阶段及控制,为了确保这4个阶段正确推进，必须施加总线操作控制。,4.1.1 总线和总线操作,6,4.1.2 总线分组及功能,4.1.2 总线分组及功能,7,4.1.3 总线周期与指令周期、时钟周期的关系,三种周期关系：时钟周期 总线周期 指令周期,8,4.1.4 总线时序,指与完成总线操作有关的地址线、数据线、读写控制线和时钟线等总线信号相互之间的定时关系。一般用时序图(波形图)表示。,了解CPU总线的操作时序对于理解和掌握指令的执行过程十分必要，对于自行设计和开发微机应用系统更是必不可少的。,（因为任何硬件的设计

3、不仅要保证逻辑功能的正确，还必须保证各总线信号之间时序上是相配的，保证定时关系完全正确，否则它们仍将不能正常工作。）,4.1.4 总线时序,(1)同步式数据输入,(2)同步式数据输出,总线评价指标,总线带宽（BW）总线的带宽指的是单位时间内总线上可传送的数据量，即我们常说的每秒钟传送多少字节。单位是字节/秒（B/s）或兆字节/秒（MB/s）。与总线带宽密切相关的两个概念是总线宽度和总线的工作频率。总线宽度（W）总线的宽度指的是总线能同时传送的数据位数，即我们常说的16位、32位、64位等总线宽度的概念。在工作频率固定的条件下，总线的带宽与总线的宽度成正比。总线工作频率（f）总线的工作频率即总线

4、的时钟频率，以MHz为单位。它是指用于协调总线上的各种操作的时钟信号的频率。工作频率越高则总线工作速度越快。,总线带宽、总线宽度、总线工作频率三者之间的关系就像高速公路上的车流量、车道数和车速的关系。车流量取决于车道数和车速，车道数越多、车速越快则车流量越大。同样，总线带宽取决于总线宽度和工作频率，总线宽度越宽，工作频率越高，则总线带宽越大。单方面提高总线的宽度或工作频率都只能部分提高总线的带宽，并容易达到各自的极限。只有两者配合才能使总线的带宽得到更大的提升。,总线评价指标,总线评价指标,总线带宽的计算公式如下：BW=（W/8）f/每个存取周期的时钟数【例】总线时钟频率为100MHz的32位

5、总线，若每两个时钟周期完成一次总线存取操作，则：总线带宽=32/8100/2=200MB/s。,8088/8086总线性能,8088为8位数据总线；8086为16位数据总线；假设CPU的主时钟为10MHz，则一个时钟周期为 T=1/f=1/(10 x106)=100ns所以，一个总线周期至少为4x100ns=400ns；则8086计算机的总线宽度为：W=16位；总线频率为：f=10MHz；总线带宽：BW=（16/8）*10MHz/4=5MHz;,4.2 总线操作控制,总线仲裁总线握手,16,4.2.1 总线仲裁,在多个总线控制器同时提出总线请求时，以一定的优先算法确定哪个应获得对总线的控制权。

6、,如果没有总线仲裁，很容易产生总线冲突。,总线冲突：在总线上同时又两个或两个以上的模块要传送相互矛盾的信息时引起的冲突。,4.2.1 总线仲裁,目的是确保任何时刻总线上最多只有一个主控器控制总线，而决不出现多个主控器同时占用总线的现象。,所以换句话说，总线仲裁的目的也就是要防止总线冲突。,17,常见的总线仲裁协定：,菊花链仲裁(串行仲裁),并行仲裁,并串行二维仲裁,4.2.1 总线仲裁,18,这种仲裁法又有二线菊花链、三线菊花链、四线菊花链之分。实际中以三线菊花链应用最广。,1)三线菊花链仲裁原理,4.2.1 总线仲裁,1.菊花链仲裁(串行仲裁),19,2)仲裁定时图,三线菊花链仲裁协定典型定

7、时图,4.2.1 总线仲裁,BB-总线忙BR-总线请求BG-总线允许,20,3)总线时钟线(BCLK)的作用：,控制总线操作速度,限制了链路上允许串入的Ci个数N：,4.2.1 总线仲裁,21,4)菊花链仲裁的优缺点,4.2.1 总线仲裁,22,针对上述缺点，出现了改进型-循环菊花链判优：,突出优点：优先权随每个周期动态改变，各Ci地位平等，机会均等。,4.2.1 总线仲裁,循环菊花链仲裁示意图,总线,23,2.并行仲裁(独立请求仲裁),1)特点：每个Ci均有自己独立的BR、BG线与总线仲裁器相连。,4.2.1 总线仲裁,总线,24,2)仲裁原理,仲裁器直接识别各Ci请求，仲裁后直接向选中的C

8、i发BGi；Ci撤消BRi，升起BBi，使BB有效；Ci用完后，撤消BBi，仲裁器撤消BGi，为下次仲裁作准备。,3)仲裁器仲裁算法,4.2.1 总线仲裁,25,4)优缺点,优点：响应速度快，适于实时性要求高的多处理机系统使用；主控器故障只影响自己，不影响全局。,缺点：控制线多，逻辑复杂，故主控器较多时不适用；仲裁器设计好后，不易扩充。,26,3.并串行二维仲裁,4.2.1 总线仲裁,1）特点 将所有主控器分成若干组，组内串行，组间并行。,27,2）优点 兼具有串行法和并行法的优越性，既有较好的灵活性、可扩展性，又可容纳较多的设备而不使结构过于复杂，还有较快的响应速度。,4.2.1 总线仲裁,

9、28,4.2.2 总线握手,旨在解决主模块取得总线控制权后，如何控制每个总线操作周期中数据传送的开始和结束，以实现主从模块间可靠的寻址和数据传输问题。,4.2.2 总线握手,29,4.2.2 总线握手,1.同步总线协定,-最简单、最易实现的一种总线握手技术,1)特点,总线系统中只用一个时钟信号源作为同步控制源，其前、后沿分别指明一个总线操作周期的开始和结束，主、从模块都受它统一控制。,2)信号定时关系,30,同步总线的信号定时关系,4.2.2 总线握手,地址、数据信号和一些读写命令信号相对于CP信号的前沿和后沿分别要有一定的建立时间和保持时间。,31,3)优缺点,为解决这一矛盾，较好的办法是采

10、用总线异步握手技术。,适应性较差。,缺点：,4.2.2 总线握手,（时钟频率只能按最慢的模块要求来确定，所有快速设备都只能迁就最低速设备来运行；而一旦设计好后，总线上不能再接更低速的设备。）,32,2.异步总线协定,常用的是全互锁异步协定。,1)特点：,主控器和受控器采用一问一答的方式工作。因此要求主、受控器分别要发出至少一个控制信号，通过两者互为因果的交替变化、一问一答来保证可靠传输。,4.2.2 总线握手,33,2)信号定时图,4.2.2 总线握手,34,3)优缺点,适应性好，多种速度的设备都能在系统 中协调工作，且以各自的最佳速度运行。,数据传输高度可靠,优点：,每次总线操作要经2个来回

11、行程，传输 延迟是同步协定的2倍。,4.2.2 总线握手,缺点：,35,*3.半同步总线协定,-综合同步、异步协定两者的优点而产生的 一种混合式总线握手协定。,1）典型的半同步总线定时图,4.2.2 总线握手,36,2）特点 从宏观上看与异步协定十分相似，靠“时钟”和“等待”这两个一主一从信号的互锁来控制总线周期的长短；但从微观上看，又是按同步总线的方式工作，真正的总线操作过程只在时钟脉冲一个信号控制下完成。,3）优点 兼具有同步总线的速度和异步总线的可靠性、适应性：对于快速设备就像同步总线一样，只由时钟信号单独控制，用一个来回行程即可实现主、从模块之间的成功握手；而对于慢速设备，又像异步总线

12、一样，利用WAIT控制信号可方便地改变总线的周期。,4.2.2 总线握手,37,*4.周期分裂式总线协定,是从提高总线利用率出发提出的。,4.2.2 总线握手,这部分时间的浪费在速度要求很高的多微机系统中是相当可惜的，为此，提出了周期分裂式协定。,而实际上，并非整个操作周期中都要使用总线，进行基本操作中的某些步骤时，总线处于空闲状态。,38,1)基本思想：,将读周期分成两个独立的传输子周期，两者间的空闲时间将总线让给其它主控器。,2)总线定时图(读周期）,4.2.2 总线握手,39,3)特点,每个子周期实质上就是一个单方向信息流的写周期。,1个写周期=1个MS的传输子周期,4.2.2 总线握手

13、,40,4)优缺点,所以，这种协定在普通微机中很少用，一般只用在具有多处理器结构的一些高性能小型机和高档微机中。,4.2.2 总线握手,4.3 8086总线工作原理,8086/8088的一个总线周期至少由4个T状态组成，即至少由4个时钟周期构成。每个T状态完成不同的任务。,8086/8088的管脚图,8086/8088的总线构成,8088CPU:地址线与数据线复用：AD0AD7；高地址线：A8A19；8086CPU：地址线与数据线复用：AD0AD15；高地址线：A16A19；控制线：BHE：高位数据线有效；WR：写信号线；RD：读信号线；DT/R：发送/接收，控制数据方向；DEN：总线收发器将

14、其作为输出允许信号；ALE：地址/数据选通；HOLD：总线保持请求信号输入；HOLDA：总线保持响应信号输出；,8086总线读时序,8086总线读时序,8086总线写时序,8086总线写时序,最小模式下的系统总线构成,49,4.4 80X86系列微机系统的标准总线,总线按其在系统中的位置及功能不同，一般可分为三级：,芯片级总线：利用它把芯片连成模块,模块级总线：利用它把主板和主板上各模块连成微机,系统级总线：利用它把多台微机或设备连成微机系统,从微机应用角度看，最关心的是模块级和系统级总线。I/O接口总线属模块级总线。目前应用最广的PC系列机的I/O总线有局部总线和系统总线两种。,50,4.4

15、 80X86系列微机系统的标准总线,为了适应数据宽度的增加和系统性能的提高，围绕PC系列机依次推出的总线标准主要有XT总线、AT总线(ISA总线)、MCA总线、EISA总线、VL总线和PCI总线等。其中应用最多的是ISA系统总线和VL，PCI两种局部总线。,各种标准总线从总体上看，其规范中都包含了信号系统、电气特性和机械物理规格等一系列规定，而其信号系统的规定中又不外乎信号分类、数据宽度、地址空间、传输速率、总线仲裁、总线握手、信号定时和资源共享分配等内容。,51,4.4.1 ISA总线(AT总线),ISA总线是对XT总线的扩展，以适应8/16位数据总线的要求。常见的286、386、486等微

16、机都采用了这种标准总线。,ISA总线的主要特点：,1)具有比XT总线更强的支持能力，它能支持：,64K I/O地址空间,16M存储器地址空间,8位或16位数据存取,15级硬中断,7级DMA通道,产生I/O等待状态,2)是一种多主控总线,4.4.1 ISA总线(AT总线),52,3)可支持8种类型的总线周期：,8位和16位的存储器读周期8位和16位的I/O读周期8位和16位的存储器写周期8位和16位的I/O写周期中断周期(包括中断请求周期和中断响应周期)DMA周期存储器刷新周期总线仲裁周期,4.4.1 ISA总线(AT总线),PC/AT(ISA),ISA总线（Industry Standard

17、Architecture，工业标准架构）采用8位和16位模式，它的最大数据传输率为8MBps和16MBps今天来看这样的性能低得不可思议，但在当时8MBps的速率绰绰有余，完全可满足多个CPU共享系统资源的需要。ISA 是标准化的总线技术，基本不存在什么兼容性问题，后来的兼容PC也无一例外都采用ISA技术作为系统总线。ISA总线一直贯穿286和386SX时代。,54,4.4.2 VL总线(VESA总线),VL总线是一个通用的全开放局部总线标准。,VL总线是为解决I/O总线传输瓶颈问题而推出的一种高速局部总线，挂在他上面的外设可以以CPU速度运行。,VL总线作为一种局部总线，不是一个单独的总线体

18、系结构，它是对ISA、EISA等系统总线的补充，只和系统总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。,4.4.2 VL总线(VESA总线),PCI（Peripheral Component Interconnect）是外设互连总线的简称，是为了满足现代微机中的外部设备与主机之间的高速数据传输的需求而由美国Intel公司开发的总线标准。其适应性强、速度快，在Pentium以上的微型计算机被广泛采用。,4.4.3 PCI总线,56,4.4.3 PCI总线,PCI总线最初是作为一种高性能的32位局部总线而推出的，与ISA、EISA、MCA等系统总线共存于PC系统中。由于其显著优越性，目前已取代几乎所有系统总线而在PC机总线中独领风骚。,4.4.3 PCI总线,57,2)PCI总线信号,4.4.3 PCI总线,58,3)PCI总线系统结构,4.4.3 PCI总线,