ch3 薄膜成形工艺外延.ppt

《ch3 薄膜成形工艺外延.ppt》由会员分享，可在线阅读，更多相关《ch3 薄膜成形工艺外延.ppt（43页珍藏版）》请在三一办公上搜索。

1、第三章、薄膜成形工艺,外延工艺,定义:,外延(epitaxy=Epi+taxis)是在单晶衬底上、合适的条件下沿衬底原来的结晶轴向生长一层晶格结构完整的新的单晶层的制膜技术。新生单晶层按衬底晶相延伸生长，并称为外延层。长了外延层的衬底称为外延片。,外延分类：气相外延(VPE)常用液相外延(LPE)固相外延(SPE)熔融再结晶分子束外延(MBE)超薄化学外延方法（CVD）若外延层与衬底材料在结构性质上相似，则称同质外延。若两材料在结构和性质上不同，则称为异质外延。,与CVD相比，外延特点,晶体结构良好 掺入的杂质浓度易控制可形成接近突变p-n结温度偏高外延高温1000以上CVD低温1000以下，

2、多（非）晶),气相外延生长的热动力学,Deal模型是半定量模型，它将生长过程大量简化外延过程十分复杂的，有许多化学反应，有许多中间产品：SiCl2，SiCl4，Si等粒子，堆积时会影响生长速度；气体也不是单纯的气体，有些气体(如Cl）是会腐蚀硅片的。反应中淀积与腐蚀始终同时存在，故可以把整个过程分成几个连续步骤，以便建立生长过程的精确模型,N:总的硅原子密度/所生长的硅原子数,Deal模型：淀积粒子流量与生长所消耗的反应剂流量相等,hg是质量传输系数，取决于腔中的气流量；ks是表面反应速率；Cg，Cs分别是气流及固态中的反应剂浓度。,反应生长速率R：,Kshg时,R由质量传输系数决定,Kshg

3、时,R由表面反应速率决定,气相外延步骤,气相外延的每一个步骤都潜在地确定生长速率。流入反应腔中的气体分解为几个更具反应性的离子，这些离子移动通过反应腔，到达圆片附近；靠近圆片的这些外延粒子扩散穿过滞留层到达圆片表面，在此被吸附，沿表面扩散，并进一步分解为原子硅和挥发性的副产物，副产物从表面解吸出来并被排除系统。,气相外延化学反应,最简单的反应是硅烷分解（600800）,R生长速度函数，C1，C2是阿列尼乌斯特性（气体特性系数），等号右侧负号表示Cl气对衬底的蚀刻，蚀刻机制与HCl分压的平方有关。,不常使用硅烷，因为硅烷要低压生长，抽真空容易造成颗粒剥落，形成生长缺陷，难以得到高质量的外延层。大

4、量采用硅氯化合物：SiCl4，SiHCl2，SiHCl3。反应的主要气体组分是H2，HCl，生长温度下主要反应剂是SiCl2。,一个大气压下，Cl对H比例为0.06时，SiClH系统的平衡分压,气相外延平衡分压,气相外延生长速率,生长速率对SiCl4流量的函数。腔体中的Cl浓度高时出现蚀刻,SiCl4浓度的饱和度的估算,定义为生长气氛的超饱和度：,Psi和PCl分别是硅、氯的分压。超饱和度等于进气分压比减去平衡分压比；如为正，为外延生长，为负，为系统不饱和，发生刻蚀。,饱和度成为生长工艺的重要近似描述,根据进气中的Si/H比，可查出平衡比率。,SiCl4浓度的饱和度的估算例子,外延生长使用Si

5、Cl4，生长温度1270度，SiCl4/H20.05/0.95。计算饱和度，并确定是刻蚀还是外延生长状态？（对所有生长，进气中Si/Cl都是0.25）,解：,1、使用SiCl4，进气中Si/Cl比为0.25,T=1270+273=1543K,由0.05求Cl/H0.054/0.952=0.11,2、由0.11查图得：(Psi/PCl)eq=0.14,3、生长气氛的超饱和度,表：气体浓度、平衡比、超饱和度,硅气相外延工艺,1、外延原理：硅外延的化学反应主要是两个，一个是氢还原反应，一个是硅烷热分解，目的都是获取Si,氢还原反应,四氯硅烷热分解,生长速率,影响外延生长速率的主要因素,(1)反应剂浓

6、度,生长速率与反应剂浓度的关系,当SiCl4浓度Y较低时，SiCl4与H2反应起主导作用，外延层不断增厚；随着Y增加，SiCl4与Si的反应作用逐渐加强；当Y0.28时，此腐蚀Si的反应为主，此时不仅停止外延生长，且会使硅衬底受腐蚀而变薄,工业上典型的生长条件是Y=0.0050.01，相应的生长速度V=0.51um/min,(2)温度,B区高温区（常选用），A区低温区,(3)气体流速,气体流速增大，生长加快,(3)生长速率还与反应腔横截面形状和衬底取向有关,矩形腔的均匀性较圆形腔好。晶面间的共价键数目越多，生长速度越慢,系统与工艺流程,系统示意图,N2，H2预冲洗，HCL腐蚀用气体，PH3提供

7、氢气,基座的HCl腐蚀去硅程序(去除前次外延后基座上的硅),N2预冲洗，260L/min，4min,H2预冲洗，260L/min，5min,升温1，850度，5min,升温2，1170度，5min,HCl排空，1.3L/min 1min,HCl腐蚀，10L/min 10min,H2冲洗，260L/min，1min,降温，6min,N2冲洗,外延生长程序,N2预冲洗，260L/min，4min,H2预冲洗，260L/min，5min,升温1，850度，5min,升温2，1170度，6min,HCl排空，1.3L/min 1min,HCl抛光，1.3L/min 3min,H2冲洗(附面层)，260

8、L/min，1min,外延生长，H2：260L/min SiCl4:6.4-7g/min PH3:100PPM;0.15-0.18L/min T:1160-1190度，时间随品种而定,H2冲洗，1170度，1min,降温，6min,N2冲洗，4min,外延中的掺杂,掺杂剂,氢化物,PH3、AsH3、BBr3、B2H6,氯化物,POCl3、AsCl3,在外延层的电阻率还会受到下列三种因素的干扰,杂质外扩散重掺杂衬底中的大量杂质通过热扩散方式进入外延层气相自掺杂衬底中的杂质因挥发等而进入气流，然后重新返回外延层系统污染气源或外延系统中的污染杂质进入外延,分子束外延,分子束外延(Molecular

9、Beam Epitaxy),分子束外延（MBE）是一种超高真空蒸发技术，广泛应用于半导体单晶的沉积，特别是35族化合物半导体和Si、Ge的沉积，也可用于多种金属和金属氧化物该方法是七十年代在真空蒸发镀膜的基础上发展起来的。是真空镀膜技术的改进与提高。生长速度很慢（1m/h）生长温度较低（500600C），结构厚度组分与掺杂分布可控制，可生长极薄的单晶薄膜层。在微波器件、光电器件、多层结构器件、纳米材料、纳米电子学等领域有广泛应用。在硅半导体器件中，用于制作双极器件及其他有特殊要求的CMOS、DRAM器件。,分子束外延是在超高真空环境中，把一定比例的构成晶体的组分和掺杂原子（分子）的气态束流，直

10、接喷射到温度适应的衬底上，进行晶体外延生长的制膜方法.在超高真空（UHV）条件下进行，生长速度非常低，通常在1um/h左右。超高真空的环境、低温和慢的生长速度，同时给碰撞原子提供了足够时间，使之沿衬底边沿扩散，进入适当的晶格格点，形成完美晶体。,MBE原理,在超高真空条件下（10-8Pa）,将组成化合物的各种元素（如Ga、As）和掺杂剂元素分别放入不同的喷射炉内加热，使它们的原子（或分子）以一定的热运动速度和比例喷射到加热的衬底表面上，与表面进行相互作用并进行晶体薄膜的外延生长。,分子束向衬底喷射，当蒸气分子与衬底表面为几个原子间距时，由于受到表面力场的作用而被吸附到衬底表面，并能沿表面进一步

11、迁移，然后在适当的位置上释放出潜热，形成晶核或嫁接到晶格点上。但是也有可能因其能量大而重新返回到气相中。因此在一定的温度下，吸附与解吸处于动态平衡。,特点:,外延工艺,1.以原子的速率生长薄膜,可获得超薄薄膜(10A),2.结构分辨率高,3.生长温度较低(衬底温度:500-600度),4.超晶格结构,5.有完善的分析手段,6.可获得合适的搀杂截面,MBE总体结构图,MBE生长室的基本结构示意图,MBE生长室由三部分组成：真空系统、源和衬底、支架 MBE实现计算机控制，对生产过程实行严格的控制，可以得到所需组分和特定掺杂分布，生产出特定结构器件(对于研究开发新器件和生产批量不大的器件非常有效)。

12、MBE的不足是设备昂贵，无法大批量生产。,GaAs MBE,GaAs是采用MBE生长的最有代表性的材料之一。,喷射池中使用Ga和As元素作为元素源，Ga池温度1000度，As（AsCl3,AsH3）池温度400度，衬底温度650度。,在As的高气压下生长GaAs，主要升华物通常为As4，即在富砷的环境下生长。一般人认为生长模型是两个As4和Ga发生反应并生成GaAs和As4,外延层中的缺陷与检测,存在于衬底中并连续延伸到外延层中的位错衬底表面的析出杂质或残留的氧化物，吸附的碳氧化物导致的层错外延工艺引起的外延层中析出的杂质与工艺或与表面加工（抛光面划痕、损伤），碳沾污等有关。形成的表面锥体缺陷

13、（如角锥体、圆锥体、三菱锥体、小丘）衬底堆垛层错的延伸还会有失配位错、外延层雾状表面等缺陷,缺陷种类:,位错产生的根本原因是晶体内部应力的存在。在第四列之前的半透明区域在应力作用下成为已滑移区域。左端原子先发生移动，然后向右传播，中途应力减小，滑移中止在第四列。滑移面所在的平面两边其他原子列保持对齐，只有红色原子列例外，其连线为位错线，周围畸变区成为位错芯,层错是由于原子排列次序发生错乱而引起的，它是外延层上最常见而又容易检测到的缺陷。它将导致杂质的异常扩散，或成为重金属杂质的沉积中心，从而引起pn结软击穿、低压击穿甚至穿通,层错：以111面为例,由衬底表面的错配晶核随外延层的增厚向上逐渐发展

14、而成层错沿着三个111面发育成一个倒立的正四面体。可以通过外延层表面的正三角形蚀槽边长计算外延层厚度单位面积内的层错数量称为层错密度。集成电路使用的外延片要求层错密度10个/cm2,埋层图形的漂移与畸变,漂移规律：,111面上严重，偏离24度,外延层越厚，偏移越大,温度越高，偏移越小,生长速率越小，偏移越小,硅生长腐蚀速率的各向异性是发生漂移的根本原因,外延的用途,利用n/n+硅外延，将双极型高频功率晶体管制作在n型外延层内，n+硅用作机械支撑层和导电层，降低了集电极的串联电阻,双极电路：,采用n/p外延片，通过简单的p型杂质隔离扩散，便能实现双极集成电路元器件间的隔离,外延层和衬底中不同类型

15、的掺杂形成的p-n结，它不是通过杂质补偿作用形成，其杂质分布可接近理想的突变结。,外延改善NMOS存储器电路特性,(1)提高器件的抗软误差能力,(3)硅外延片可提供比体硅高的载流子寿命，使半导体存储器的电荷保持性能提高。,(2)采用低阻上外延高阻层，可降低源、漏n+区耗尽层寄生电容，并提高器件对衬底中杂散电荷噪声的抗扰度,软误差,从封装材料中辐射出的粒子进入衬底产生大量(约106量级)电子-空穴对，在低掺杂MOS衬底中，电子-空穴对可以扩散50m，易受电场作用进入有源区，引起器件误动作，这就是软误差,采用低阻衬底上外延高阻层的外延片，则电子-空穴对先进入衬底低阻层，其扩散长度仅1m，易被复合，它使软误差率减少到原来的1/10,CMOS电路采用外延片可使电路的寄生闸流管（Latch-up）效应有数量级的改善。,具有相反导电类型的外延层，在器件工艺中可形成结和隔离区,工艺多样化：,薄层外延供器件发展等平面隔离和高速电路；,选择外延可取代等平面隔离工艺来发展平面隔离；,绝缘衬底上的多层外延工艺可以发展三维空间电路,思考题,欲得到SiO2层,有哪些生长工艺?利用这些工艺得到的SiO2各有什么特性?针对学过的氧化、金属化、CVD和外延工艺，提出某种工艺的改进措施或提出一种新的工艺。,