【教学课件】第四章集成触发器.ppt
《【教学课件】第四章集成触发器.ppt》由会员分享,可在线阅读,更多相关《【教学课件】第四章集成触发器.ppt(66页珍藏版)》请在三一办公上搜索。
1、第四章 集成触发器,内容提要 本章讨论的触发器是具有记忆功能的基本逻辑单元。首先介绍触发器的特点,然后讨论基本RS触发器的工作原理及各种同步触发器的基本电路结构和逻辑功能;最后讨论常用集成触发器的逻辑功能及各种触发器之间的相互转换。,第一节 概述第二节 基本RS触发器第三节 同步触发器第四节 主从触发器第五节 边沿触发器第六节 CMOS边沿触发器第七节 其他类型触发器以及不同类型触发器之间的转换第八节 触发器的应用举例,第四章 集成触发器,第一节 概述,触发器(简记为FF)是具有记忆功能的单元电路,能够存储1位二值信号。其基本特点有两个,一是能够自行保持两个稳定状态:1态或0态;二是在不同输入
2、信号作用下,触发器可以置成1态或0态。,触发器的逻辑功能用特性表、激励表(又称驱动表)、特性方程、状态转换图和波形图(又称时序图)来描述。,触发器按电路结构形式的不同,可分为基本RS触发器、同步触发器、主从触发器、维持阻塞触发器和边沿触发器等多种类型;按逻辑功能的不同,又可分为RS触发器、JK触发器、D触发器、和T触发器等类型;按触发器触发方式不同,可分为电平触发器、边沿触发器和主从触发器等。,本章主要讨论基本RS触发器、同步触发器、常用集成触发器的电路结构、工作原理和逻辑功能。,第二节 基本RS触发器,一、由与非门组成的基本RS触发器,1.电路结构,图4.2.1 与非门组成的基本RS触发器及
3、其逻辑符号(a)逻辑图;(b)逻辑符号,2.工作过程,(1)当,=0,,=0,即当,,,均为低电平时,输出,状态不能确定。,(2)当,=0,,=1时,互补输出将使触发器输出稳定,在“0”态。,(3)当,=1,,=0时,互补输出将使触发器输出稳定,在“1”态。,(4)当,=1,,=1时,触发器保持原有状态不变,,触发器输出仍为Qn。,由此可见,由与非门构成的基本RS触发器具有接收并记忆一位二值信息的功能。,二、由或非门组成的基本RS触发器,图4.2.2 或非门组成的基本RS触发器及其逻辑符号(a)逻辑图;(b)逻辑符号,(1)当Sd=Rd=1时,Q=,=0,既不是定义的1态也不是,定义的0态,且
4、在Sd和Rd同时回0后无法判断触发器输出,是1态还是0态。,(2)当Sd=0,Rd=1时,互补输出使触发器输出稳定在“0”态,,即 Q=0,=1。,(3)当Sd=1,Rd=0时,互补输出将使触发器输出稳定在“1”态,,=0。,即Q=1,,(4)当Sd=Rd=0时,触发器保持原有状态不变,触发器输出,仍为Qn。,三、触发器功能的描述,1特性表及驱动表,将上述基本RS触发器电路的分析结果列成表格,就得到其特性表,如表所示。,表4.2.1 与非门组成的基本RS触发器的特性表,由表可以得到基本RS触发器的驱动表,如表所示。,表4.2.2 与非门组成的基本RS触发器的驱动表,2特性方程,触发器次态与现态
5、和输入、输出之间的逻辑关系用表达式的方式给出时,该表达式就称为触发器的特性方程。,特性方程为:,3状态转换图及时序图,图4.2.4 基本RS触发器的状态转换图,图4.2.5 基本RS触发器的时序图,四、基本RS触发器的动作特点,(1)基本RS触发器具有两个稳定状态,分别为1态和0态,故又称双稳态触发器。,(2)输入信号直接加在输出门上,在全部作用时间内直接改变输出状态,也就 是说输出状态直接受输入信号的控制。故而基本RS触发器又称直接置位-复位触发器。,(3)没有外加触发信号作用时,触发器保持原有状态不变,具有记忆作用。,五、集成RS触发器,下图所示为三态RS锁存器CD4044,16脚封装,其
6、内部,集成了4个RS触发器。,图4.2.6 RS锁存器CD4044,表4.2.3 CD4044的功能表,例4.2.1如图所示基本RS触发器电路,其输入信号的电压波形如下图4.2.7(a)所示,试画出对应的输出端电压波形。,图4.2.7 例4.2.1的波形图(a)输入电压波形图;(b)输出电压波形图,第三节 同步触发器,受时钟脉冲控制的触发器统称为时钟同步触发器。,一、时钟同步RS触发器,1电路结构,图4.3.1 同步RS触发器及其逻辑符号(a)逻辑图;(b)逻辑符号,2逻辑功能,表4.3.1 同步RS触发器的特性表,3.特性方程,同步RS触发器的特性方程:,RS触发器的驱动表,如表所示。,表4
7、.3.2 同步RS触发器的驱动表,由驱动表可得同步RS触发器的状态转换图如图所示。,图4.3.3 同步RS触发器的状态转换图,例 4.3.1 已知图所示的同步RS触发器,其输入信号波形如图4.3.4(a)所示,试画出输出端的电压波形。,图4.3.4 例4.3.1的波形图(a)输入的电压波形;(b)输出的电压波形,二、时钟同步JK触发器,1.电路结构,图4.3.5 同步JK触发器及其逻辑符号(a)逻辑图;(b)逻辑符号,2.逻辑功能,当CP=0时,G3、G4被封锁,都输出为1,触发器的状态保持不变。,当CP=1时,G3、G4解除封锁,输入J、K端的信号可控制触发器,的状态。,(1)当JK0时,G
8、3和G4都输出1,触发器保持原理状态,不变,即Qn+1=Qn。,(2)当J1、K0时,,触发器翻到1状态,即Qn+1=1。,(3)当J0、K1时,,触发器翻到0状态,即翻到就J相同的0状态,,即Qn+1=0。,(4)当J1、K1时,,。,每输入一个时钟脉冲CP,触发器的状态变化一次,电路处于,计数状态,这时,同步JK触发器的特性表,如表所示。,表4.3.3 JK触发器的特性表,3.特性方程,(CP1期间有效),由表可得JK触发器的驱动表,如表所示。,表4.3.4 同步JK触发器的驱动表,根据表可画出同步JK触发器的状态转换图,如图所示。,图4.3.7 同步JK触发器的状态转换图,4.同步JK触
9、发器的动作特点,(1)空翻现象 在CP=1期间,触发器的输出状态翻转两次或两次以上的现象称为空翻现象。如图所示,第一个CP=1期间Q状态变化的情况就是空翻现象。,(2)振荡现象 在同步JK触发器中,在输入端引入了互补输出,如果CP脉冲过宽,既使输入信号不发生变化,也会产生多次翻转,这种情况称为振荡现象。如图所示。,图4.3.8 同步JK触发器的空翻和振荡,第四节 主从触发器,为了进一步提高触发器的工作可靠性,使得每个CP周期里输出端的状态只改变一次,克服空翻现象,在同步RS触发器的基础上又设计出了主从结构的触发器。,一、主从RS触发器,1.电路结构,主从结构RS触发器电路结构如图4.4.1(a
10、)所示,它由两个相同的同步RS触发器组成,唯一的区别是他们的时钟信号相位相反。,图4.4.1 主从RS触发器逻辑图和逻辑符号(a)逻辑图;(b)逻辑符号,2.逻辑功能,当CP=1时,门G7、G8被打开,门G3、G4被封锁,主触发器根据输入S和R的状态翻转,同时CP=1封锁了从触发器的工作,从而从触发器保持原来的状态不变。,当CP由高电平变成低电平,即CP=0时,门G7、G8被封锁,此后无论S、R的状态改变与否,在CP=0的全部时间里主触发器的状态都不再改变。而CP=0打开了门G3、G4,从触发器按照与主触发器相同的状态翻转。这样一来,在时钟的一个变化周期中,触发器输出端的状态只会改变一次。由上
11、分析可知,主从RS触发器是在CP下降沿到达后状态翻转的。,主从RS触发器仍存在约束条件,其特性方程为,二、主从JK触发器,1.电路结构,由于主从RS触发器输入信号仍存在约束条件SR=0,为解决,端的信号反馈到与非门G7、G8的输入端,和新增加J、K端的输入信号共同控制触发器的输出状态,这样便组成了主从JK触发器,逻辑图如图4.4.2(a)所示,图4.4.2(b)为其逻辑符号。,S=R=1时输出出现的不确定情况,可将主从RS触发器输出,(a)(b)图4.4.2 主从JK触发器逻辑图和逻辑符号(a)逻辑图;(b)逻辑符号,2.逻辑功能,(1)在CP1期间,由图(a)可知,主触发器根据,,从触发器被
12、封锁,保持原状态不变。,输入端的信号情况被置成相应的状态,与此同时,因,(2)当CP由1变为0时,主触发器被封锁,保持原状态不变,,从触发器的封锁被解除,接收主,与此同时,因,触发器的状态,,与主触发器输出同步。,由0变为1,,所以,主从JK触发器的特性方程为,(CP下降沿到来有效),三、主从触发器的动作特点,(1)触发器的翻转分两步动作。第一步,在CP=1期间主触发器根据输入端的信号情况被置成相应的状态,从触发器不动作;第二步,CP下降沿到来时,从触发器按主触发器的状态翻转。,(2)在CP=1的全部时间里,触发器的输入信号都将对主触发器起控制作用。,第五节 边沿触发器,同步触发器是采用电平触
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 教学课件 教学 课件 第四 集成 触发器
链接地址:https://www.31ppt.com/p-5665358.html