【教学课件】第六章采用中、大规模集成电路的逻辑设计.ppt
《【教学课件】第六章采用中、大规模集成电路的逻辑设计.ppt》由会员分享,可在线阅读,更多相关《【教学课件】第六章采用中、大规模集成电路的逻辑设计.ppt(56页珍藏版)》请在三一办公上搜索。
1、第六章 采用中、大规模集成电路的逻辑设计,本章内容:加法器、数值比较器、译码器、多路选择器、计数器、寄存器、只读存储器、可编程逻辑阵列,一、二进制并行加法器,1.一般并行加法器的缺点,C0 S0A0 B0 C-1,C1 S1A1 B1 C0,C2 S2A2 B2 C1,C3 S3A3 B3 C2,Ci SiAi Bi Ci-1,2.改进(先行进位并行加法器),Ci=(Ai+Bi)Ci-1+AiBi设Pi=Ai+Bi,Gi=AiBi,用代入法:C0=P0C-1+G0C1=P1P0C+P1G0+G1C2=P2P1P0C+P2P1G0+P2G1+G2C3=P3P2P1P0C+P3P2P1G0+P3P
2、2G1+P3G2+G3,F4 F3 F2 F1,A4A3A2A1 B4B3B2B1,FC4,C0,74283,四位二进制加法器,3.芯片举例,例1、用74283设计一个四位加法/减法器。,分析:加法可直接实现;减法:A-B补=A补+-B补-B补=B原按位求反,末位+1,所以增加一个功能控制端M,=0,加法,C0=0=1,减法,C0=1,例2、用74283设计一个8421BCD码到余3码的代码转换器。,例3、用74283设计一个1位十进制数加法器。,用BCD码表示一位十进制数,由于74283进行的是二进制加法运算,所以需要对运算结果进行修正。,16171819202122232425,和的范围为
3、0到19,在09范围时,直接输出;在1019范围时,需要+6修正,所以需两片74283芯片。,修正标志:F=C4+F2F4+F3F4,0000,0110,修正标志,二、数值比较器7485,AB,A=B为三个级联输入端,用于扩展比较数的位数:一片4位,两片8位,n片4n位。级联时高位7485的级联输入端分别连接低位7485的三个输出端,只用1片7485时,三个级联输入端应分别接001。,A3B3A2B2A1B1A0B0,ABABA=B,FABFABFA=B,7485,三、译码器,译码器是将二进制代码翻译成十进制数字或字符的电路,如:数字仪表显示器、地址译码器、指令译码器等。,译码器是n输入,2n
4、输出的电路。常见有二-四译码器,三-八译码器,四-十六译码器等。,以三、八译码器(74138)为例。,74138,三-八译码器,输出端,使能控制端,输入端,真值表:,应用举例,1.地址译码器实例,A7A0,地址线(8条)256 内存单元,01255,地址译码器,微处理器,2.用74183实现全减器,全减器:考虑低位向高位的借位的减法运算逻辑电路。,真值表:,Di=m1+m2+m4+m7,Gi=m1+m2+m3+m7,电路图:,A2A1A0,Y7Y6Y5Y4 Y3 Y2 Y1Y0,Ai BiGi-1,S3S2S1,0 0 1,3.用74183实现四-十六译码器,分析:四输入,十六输出,需要用两片
5、74138;00000111时,74138工作,10001111时,74138工作。,74138,74138,B C D,A,0,1,00,四、多路选择器,多路选择器是多输入,单输出的组合逻辑电路,其功能为从多个输入中选择一个传送到输出端口。,常见有四路选择器、八路选择器、十六路选择器等。,选择控制端,输出端,输入端,74153,W=A1A0D0+A1A0D1+A1A0D2+A1A0D3,多路选择器可实现任意一个n变量的逻辑函数,一般取其中的n-1个变量作为多路选择器的选择信号,另外一个变量作为数据输入。,举例,例1.用74153实现,设A1=1,A0=B,Di=C,形式转换,练习:用7415
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 教学课件 教学 课件 第六 采用 大规模集成电路 逻辑设计
链接地址:https://www.31ppt.com/p-5663794.html