【教学课件】第五章IO接口与总线.ppt

《【教学课件】第五章IO接口与总线.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第五章IO接口与总线.ppt（94页珍藏版）》请在三一办公上搜索。

1、,第五章 I/O接口与总线,5.1 I/O接口概述5.2 I/O端口的编址方式5.3 I/O同步控制方式5.4 有关总线的基本概念5.5 总线操作控制5.6 80486的基本总线操作时序5.7 80X86系列微机系统的标准总线,5.1 I/O接口概述,I/O设备与I/O接口接口分类接口的基本功能与基本结构,5.1.1 I/O设备与I/O接口,通过硬件、软件结合，把I/O设备与CPU连接起来，以实现两者间正确通信的技术。,（为什么？）,（为什么？）,5.1.2 接口分类,按微机系统中接口所连外设的形式和功能的不同，通常可分为四种：,1.用户交互接口(UII),这类接口是指微机接收来自用户的信息(

2、数据或命令)或向用户发送信息所需要的接口电路。,这类接口是任何应用系统不可缺少的。,其主要任务是完成信息表示方法的转换和数据传输速率的转换。,5.1.2 接口分类,2.内务操作接口(OOI),这类接口是使微处理器能发挥最基本的处理和控制功能所必需的接口电路。,主要包括三大总线的驱动器、接收器或收发器，以及时钟电路、内存储器的接口等。,5.1.2 接口分类,3.传感接口(SI),这类接口是微型计算机检测和控制系统中必用的接口，有时也称模拟输入接口。,其主要任务是监视、感受外界被检测或控制对象的变化，将这种变化转换成电压或电流的形式，再进一步转换成微机所能接受的数字量。,5.1.2 接口分类,4.

3、控制接口(CI),这类接口是微机控制系统所必用的，有时也叫模拟输出接口。,其主要任务是解决信号的功率放大和数模转换两个问题。,5.1.2 接口分类,5.1.3 接口的基本功能与基本结构,总之，就是完成三大总线的转换和连接任务。,1.接口的基本功能,I/O接口示意图：,注意：通常所谓的I/O操作，是指I/O端口操作，而不是指I/O 设备操作，即CPU访问的是与外设相连的I/O端口，而不 是笼统的I/O设备。,5.1.3 接口的基本功能与基本结构,2.接口的基本结构,5.1.3 接口的基本功能与基本结构,1)数据缓冲寄存器,注意：输入缓存器的输出接在数据总线上，因此它 必须有三态输出功能。,5.1

4、.3 接口的基本功能与基本结构,2)控制寄存器,用于存放处理器发来的控制命令和其它信息，以确定接口电路的工作方式和功能。控制寄存器是写寄存器，其内容一般只能由处理器写入，而不能读出。,5.1.3 接口的基本功能与基本结构,用于保存外设现行各种状态信息，其内容可被处理器读出。当CPU以程序查询方式同外设交换数据时，状态寄存器必不可少。,3)状态寄存器,数据缓冲寄存器、控制寄存器、状态寄存器是接口电路中的核心部分。通常所说的接口，大都指这些寄存器，它们即为前面所说的I/O端口。,5.1.3 接口的基本功能与基本结构,5.1.3 接口的基本功能与基本结构,5.1.3 接口的基本功能与基本结构,5.2

5、 I/O端口的编址方式,存储器映象方式隔离I/O方式80486的I/O端口编址方式,5.2.1 存储器映象方式,实现方法：在存储器地址空 间中，预先指定一部分作 为I/O地址空间，然后给每 个I/O端口分配一个地址。,5.2.1 存储器映象方式,5.2.2 隔离I/O方式,1.特点：,将I/O端口和存储器分开编址，互相“隔离”。,采用这种编址方式，MPU访问I/O端口必须采用专用I/O指令。故也叫专用I/O方式。,由于系统需要的I/O端口寄存器一般比存储器单元要少得多，故选择I/O端口只需用810根地址线即可。,5.2.2 隔离I/O方式,5.2.2 隔离I/O方式,5.2.3 80486的I

6、/O端口编址方式,80486对存储器映象I/O编址方式和隔离I/O编址方式都提供了支持。实际中一般使用隔离编址的I/O空间，而将存储器映象编址的I/O空间作为补充。,1.I/O地址空间,实际的80X86系统中只用A9A0这十根地址线对I/O寻址，即只使用了1K字节的I/O空间。对这1K字节的I/O地址空间大都按AT系统的技术标准作了分配。,80386/80486的I/O地址空间，由216(64K)个可独立寻址的8位端口组成。任意两个相邻的8位端口可构成一个16位端口；4个相邻的8位端口可构成一个32位端口。,5.2.3 80486的I/O端口编址方式,（16、32位端口的对准、不对准问题）,为

7、了保证DMA控制器访问存储器时，不会同时选通I/O空间 中相同地址的端口，一般在I/O端口地址译码电路中还要加 一个限定信号“AEN”，使得DMAC访问时，AEN=1，禁止I/O 端口译码。,关于80486I/O编址方式的两点说明：,5.2.3 80486的I/O端口编址方式,DX间接寻址端口的I/O指令：IN AL,DX 和 OUT DX,AL AX,DX DX,AX EAX,DX DX,EAX,；port为8位立即数，故最多可直接寻址 256个I/O端口。,；DX为16位，故可间接 寻址64K个I/O端口。,2.I/O指令,1)单项数据I/O指令(IN，OUT),分为两种：,立即数直接寻址

8、端口的I/O指令：IN AL,port 和 OUT port,AL AX,port port,AX EAX,port port,EAX,5.2.3 80486的I/O端口编址方式,2)串数据I/O指令(INS,OUTS),5.2.3 80486的I/O端口编址方式,3.I/O保护,用EFLAGS中的IOPL字段控制使用I/O指令访问I/O地址空间的权限。（操作系统可以为每个任务指定一个I/O特权级，存放在各任务的标志寄存器副本的IOPL字段中，与I/O操作有关的指令只有在其当前特权级高于指定的I/O特权级时才允许执行。）,2)用任务状态段的“I/O允许位映象”控制对I/O地址空间中各具体端口的

9、访问权限。（80486为每个任务在内存中建立一个任务状态段(TSS)，其中在TSS高地址端专门有一个I/O允许位映象区。映象区中每一位都与I/O空间中的一个字节端口地址 相对应，位值为1，表示对应的端口字节不允许访问；位值 为0，则允许访问。）,80486为I/O操作提供了两种保护机制：,5.2.3 80486的I/O端口编址方式,基于上述两种I/O保护机制，I/O访问保护过程：（1）CPU先检查是否满足CPLIOPL，如满足，则可访问；如不满足，再（2）对相应于要访问端口的所有映象位进行测试。若都为0，则允许访问；若有任一位为1，则发出一般保护异常信号，拒绝访问。（例如双字操作，要测试相邻的

10、4位。）,5.2.3 80486的I/O端口编址方式,这是保护虚地址方式下的I/O保护机理。在虚拟8086方式下，处理器不考虑IOPL，只检查I/O允许位映象。,5.3 I/O同步控制方式,MPU与I/O外设间的数据传送示意图,为什么要进行I/O同步控制？,目的是要实现MPU与I/O设备之间操作的同步，以实现两者之间正确有效的数据传送。,程序查询式中断驱动式直接存储器存取式专用I/O处理器式,还有一种最简单的无条件传送方式-延时等待式。它是一种无需控制的I/O操作方式，只有在外部控制过程的各种动作时间是固定、且已知的条件下才能使用，故不把它作为一种I/O控制方式来介绍。,I/O同步控制方式通常

11、有四种：,5.3 I/O同步控制方式,1.程序查询式控制,2）硬件接口结构,1）特点：I/O操作总是由MPU通过程序查询外设 的状态来启动，即总是MPU主动，I/O被动。,5.3 I/O同步控制方式,5.3 I/O同步控制方式,5.3 I/O同步控制方式,5.3 I/O同步控制方式,3)优缺点：,鉴于上述原因，如不是实时性要求很高、非使用中断驱动式控制不可的地方，还是尽量用程序查询式控制为好，或者把两种控制方式结合起来。,5.3 I/O同步控制方式,I/O端口都必须通过MPU中的A累加器才能和存储器交换信息。每次I/O操作无论是软件查询引发还是硬件中断引发，引发后的具体数据传输过程则都是由MP

12、U软件（I/O指令）控制完成的。,前两种方式共性：,5.3 I/O同步控制方式,其结果，必然使数据传输速度受到很大限制。,3.直接存储器存取式控制(DMA控制),这与前两种方式有本质不同。因此速度可大大提高。,5.3 I/O同步控制方式,2)硬件接口-DMAC,DMA方式使用一种称之为DMA控制器(DMAC)的专用硬件接口芯片来完成I/O与存储器之间的高速数据传送控制的。,DMAC具有通过三大总线独立访问存储器与I/O端口的能力。于是DMAC与MPU通常要共享系统中的三总线。,5.3 I/O同步控制方式,DMAC通常有三种从MPU接管总线的方式：,第一种方式下DMA操作过程示意:,5.3 I/

13、O同步控制方式,DMAC的典型结构:,5.3 I/O同步控制方式,DMAC各组成部分的基本功能：,5.3 I/O同步控制方式,2)字节计数器 用于控制传送数据块的长度,这种选择通过CPU在DMA操作之前向控制寄 存器写入相应的控制字来实现。,5.3 I/O同步控制方式,这些状态供CPU在DMA操作完成后读取。,4)总线接口和总线控制逻辑,5.3 I/O同步控制方式,5)优先权编码与总线仲裁器,用于解决DMAC内部多通道间的总线访问冲突。,（对单通道芯片，不需要）,同种芯片各个通道中的结构和寄存器数目不完全相同，但一般都有地址寄存器、字节计数器、控制、状态寄存器等几个基本功能逻辑单元。,5.3

14、I/O同步控制方式,DMAC同步控制方式的优缺点：,优点：,I/O响应时间短,数据传送速率高,CPU额外开销小,硬件复杂，成本较高,缺点：,5.3 I/O同步控制方式,4.专用I/O处理器式控制,对于有大量I/O设备的微机系统，前述三种I/O同步控制方式都难以满足需要，这时常采用专用I/O处理器控制方式。,1)特点：,专门设置一个I/O处理器来完成与I/O设备有关的操作，负责控制与I/O设备之间的数据交换和必要的I/O数据处理(或预处理)。,5.3 I/O同步控制方式,2)常用结构,查询式,专用I/O处理器控制方式,5.3 I/O同步控制方式,5.4 有关总线的基本概念,总线和总线操作总线分组

15、及功能总线周期与指令周期、时钟周期的关系总线时序,总线 在收、发模块/设备间传送信息的一组 公用信号线。,总线的特点在于其公用性，即它同时挂接多个模块或设备。,总线操作 在主控器（如CPU、DMAC等）控制下通过各级总线进行的信息传送（数据读写）操作。,微机系统中的各种操作大都是总线操作。,5.4 有关总线的基本概念,5.4.1 总线和总线操作,同一时刻，一套总线上只能允许在一个主控模块或设备控制下进行信息传送。当有多个主控模块/设备都要求使用总线传输信息时，一方面要分时占用，另一方面则要进行总线仲裁。,5.4.1 总线和总线操作,总线操作是按总线周期一个节拍一个节拍进行的。,总线操作四阶段及

16、控制,为了确保这4个阶段正确推进，必须施加总线操作控制。,5.4.1 总线和总线操作,5.4.2 总线分组及功能,5.4.2 总线分组及功能,5.4.3 总线周期与指令周期、时钟周期的关系,三种周期关系：时钟周期 总线周期 指令周期,5.4.4 总线时序,指与完成总线操作有关的地址线、数据线、读写控制线和时钟线等总线信号相互之间的定时关系。一般用时序图(波形图)表示。,了解CPU总线的操作时序对于理解和掌握指令的执行过程十分必要，对于自行设计和开发微机应用系统更是必不可少的。,（因为任何硬件的设计不仅要保证逻辑功能的正确，还必须保证各总线信号之间时序上是相配的，保证定时关系完全正确，否则它们仍

17、将不能正常工作。）,5.4.4 总线时序,5.5 总线操作控制,总线仲裁总线握手,5.5.1 总线仲裁,在多个总线控制器同时提出总线请求时，以一定的优先算法确定哪个应获得对总线的控制权。,如果没有总线仲裁，很容易产生总线冲突。,总线冲突概念,5.5.1 总线仲裁,目的是确保任何时刻总线上最多只有一个主控器控制总线，而决不出现多个主控器同时占用总线的现象。,所以换句话说，总线仲裁的目的也就是要防止总线冲突。,常见的总线仲裁协定：,菊花链仲裁(串行仲裁),并行仲裁,并串行二维仲裁,5.5.1 总线仲裁,这种仲裁法又有二线菊花链、三线菊花链、四线菊花链之分。实际中以三线菊花链应用最广。,5.5.1

18、总线仲裁,1.菊花链仲裁(串行仲裁),2)仲裁定时图,三线菊花链仲裁协定典型定时图,5.5.1 总线仲裁,3)总线时钟线(BCLK)的作用：,控制总线操作速度,限制了链路上允许串入的Ci个数N：,5.5.1 总线仲裁,4)菊花链仲裁的优缺点,5.5.1 总线仲裁,针对上述缺点，出现了改进型-循环菊花链判优：,突出优点：优先权随每个周期动态改变，各Ci地位平等，机会均等。,5.5.1 总线仲裁,2.并行仲裁(独立请求仲裁),1)特点：每个Ci均有自己独立的BR、BG线与总线仲裁器相连。,5.5.1 总线仲裁,2)仲裁原理,仲裁器直接识别各Ci请求，仲裁后直接向选中的Ci发BGi；Ci撤消BRi，

19、升起BBi，使BB有效；Ci用完后，撤消BBi，仲裁器撤消BGi，为下次仲裁作准备。,3)仲裁器仲裁算法,5.5.1 总线仲裁,4)优缺点,优点：响应速度快，适于实时性要求高的多处理机系统使用；主控器故障只影响自己，不影响全局。,缺点：控制线多，逻辑复杂，故主控器较多时不适用；仲裁器设计好后，不易扩充。,3.并串行二维仲裁,总线仲裁器,BR1,BG1,BR2,BG2,IN,OUT,IN,C1,C2,C3,C4,去下一台设备,去下一台设备,OUT,OUT,IN,IN,OUT,BCLK,BB,5.5.1 总线仲裁,1）特点 将所有主控器分成若干组，组内串行，组间并行。,2）优点 兼具有串行法和并行

20、法的优越性，既有较好的灵活性、可扩展性，又可容纳较多的设备而不使结构过于复杂，还有较快的响应速度。,5.5.1 总线仲裁,5.5.2 总线握手,旨在解决主模块取得总线控制权后，如何控制每个总线操作周期中数据传送的开始和结束，以实现主从模块间可靠的寻址和数据传输问题。,5.5.2 总线握手,5.5.2 总线握手,1.同步总线协定,-最简单、最易实现的一种总线握手技术,1)特点,总线系统中只用一个时钟信号源作为同步控制源，其前、后沿分别指明一个总线操作周期的开始和结束，主、从模块都受它统一控制。,2)信号定时关系,同步总线的信号定时关系,5.5.2 总线握手,地址、数据信号和一些读写命令信号相对于

21、CP信号的前沿和后沿分别要有一定的建立时间和保持时间。,3)优缺点,为解决这一矛盾，较好的办法是采用总线异步握手技术。,适应性较差。,缺点：,5.5.2 总线握手,（时钟频率只能按最慢的模块要求来确定，所有快速设备都只能迁就最低速设备来运行；而一旦设计好后，总线上不能再接更低速的设备。）,2.异步总线协定,常用的是全互锁异步协定。,1)特点：,主控器和受控器采用一问一答的方式工作。因此要求主、受控器分别要发出至少一个控制信号，通过两者互为因果的交替变化、一问一答来保证可靠传输。,5.5.2 总线握手,2)信号定时图,5.5.2 总线握手,3)优缺点,适应性好，多种速度的设备都能在系统 中协调工

22、作，且以各自的最佳速度运行。,数据传输高度可靠,优点：,每次总线操作要经2个来回行程，传输 延迟是同步协定的2倍。,5.5.2 总线握手,缺点：,3.半同步总线协定,-综合同步、异步协定两者的优点而产生的 一种混合式总线握手协定。,1）典型的半同步总线定时图,5.5.2 总线握手,2）特点 从宏观上看与异步协定十分相似，靠“时钟”和“等待”这两个一主一从信号的互锁来控制总线周期的长短；但从微观上看，又是按同步总线的方式工作，真正的总线操作过程只在时钟脉冲一个信号控制下完成。,3）优点 兼具有同步总线的速度和异步总线的可靠性、适应性：对于快速设备就像同步总线一样，只由时钟信号单独控制，用一个来回

23、行程即可实现主、从模块之间的成功握手；而对于慢速设备，又像异步总线一样，利用WAIT控制信号可方便地改变总线的周期。,5.5.2 总线握手,4.周期分裂式总线协定,是从提高总线利用率出发提出的。,5.5.2 总线握手,这部分时间的浪费在速度要求很高的多微机系统中是相当可惜的，为此，提出了周期分裂式协定。,而实际上，并非整个操作周期中都要使用总线，进行基本操作中的某些步骤时，总线处于空闲状态。,1)基本思想：,将读周期分成两个独立的传输子周期，两者间的空闲时间将总线让给其它主控器。,2)总线定时图(读周期）,5.5.2 总线握手,3)特点,每个子周期实质上就是一个单方向信息流的写周期。,1个写周

24、期=1个MS的传输子周期,5.5.2 总线握手,4)优缺点,所以，这种协定在普通微机中很少用，一般只用在具有多处理器结构的一些高性能小型机和高档微机中。,5.5.2 总线握手,5.6 80486的基本总线操作时序,80486支持多种多样的总线传送，以满足高性能系统的需要。总线传输的多样性决定了总线操作时序的多样性、复杂性。,但无论哪种总线传输，均采用半同步握手协定来控制其传送操作的进行。,5.6 80486的基本总线操作时序,1.非突发单周期总线传送,80486支持的最快非突发单周期含有2个时钟周期，读写都一样，故称之为22周期。,2.突发周期总线传送,80486系统中，许多传送操作均需要多个

25、总线周期才能完成。当外部系统每个周期只能传送8位或16位数据时，执行16位/32位或32位操作指令时也可能引起多周期总线传递。,突发周期总线传送是实现多周期传送最快的一种传送方法。在突发周期中，每个时钟都将新的数据项(字节、字或双字)选通到80486片内。最快的突发周期传送对第一个数据项需2个时钟，以后则每个时钟一个数据项。,5.6 80486的基本总线操作时序,突发周期总线传送时序,5.6 80486的基本总线操作时序,5.7 80X86系列微机系统的标准总线,总线按其在系统中的位置及功能不同，一般可分为三级：,芯片级总线：利用它把芯片连成模块,模块级总线：利用它把主板和主板上各模块连成微机

26、,系统级总线：利用它把多台微机或设备连成微机系统,从微机应用角度看，最关心的是模块级和系统级总线。I/O接口总线属模块级总线。目前应用最广的PC系列机的I/O总线有局部总线和系统总线两种。,5.7 80X86系列微机系统的标准总线,为了适应数据宽度的增加和系统性能的提高，围绕PC系列机依次推出的总线标准主要有XT总线、AT总线(ISA总线)、MCA总线、EISA总线、VL总线和PCI总线等。其中应用最多的是ISA系统总线和VL，PCI两种局部总线。,各种标准总线从总体上看，其规范中都包含了信号系统、电气特性和机械物理规格等一系列规定，而其信号系统的规定中又不外乎信号分类、数据宽度、地址空间、传

27、输速率、总线仲裁、总线握手、信号定时和资源共享分配等内容。,5.7.1 ISA总线(AT总线),ISA总线是对XT总线的扩展，以适应8/16位数据总线的要求。常见的286、386、486等微机都采用了这种标准总线。,ISA总线的主要特点：,1)具有比XT总线更强的支持能力，它能支持：,64K I/O地址空间,16M存储器地址空间,8位或16位数据存取,15级硬中断,7级DMA通道,产生I/O等待状态,2)是一种多主控总线,5.7.1 ISA总线(AT总线),3)可支持8种类型的总线周期：,8位和16位的存储器读周期8位和16位的I/O读周期8位和16位的存储器写周期8位和16位的I/O写周期中

28、断周期(包括中断请求周期和中断响应周期)DMA周期存储器刷新周期总线仲裁周期,5.7.1 ISA总线(AT总线),5.7.2 VL总线(VESA总线),VL总线是一个通用的全开放局部总线标准。,VL总线是为解决I/O总线传输瓶颈问题而推出的一种高速局部总线，挂在他上面的外设可以以CPU速度运行。,VL总线作为一种局部总线，不是一个单独的总线体系结构，它是对ISA、EISA等系统总线的补充，只和系统总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。,5.7.2 VL总线(VESA总线),5.7.3 PCI总线,PCI总线最初是作为一种高性能的32位局部总线而推出的，与ISA、EISA、MCA等系统总线共存于PC系统中。由于其显著优越性，目前已取代几乎所有系统总线而在PC机总线中独领风骚。,5.7.3 PCI总线,2)PCI总线信号,5.7.3 PCI总线,3)PCI总线系统结构,5.7.3 PCI总线,