【教学课件】第三章大规模可编程逻辑器件.ppt

《【教学课件】第三章大规模可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第三章大规模可编程逻辑器件.ppt（38页珍藏版）》请在三一办公上搜索。

1、大规模可编程逻辑器件相对于小规模可编程逻辑器件（如PAL、GAL），具有较大的结构规模和更强的逻辑功能。大规模可编程逻辑器件是“现场可编程门阵列（FPGA）”和“复杂可编程逻辑器件（CPLD）”的总称。大规模可编程逻辑器件一般具有较多的I/O引脚和较高的集成度，并具有可编程的互联资源和逻辑块。现场可编程门阵列（FPGA）体系结构、逻辑单元灵活，集成度高，可以集成各种逻辑，适用范围广，规模大。复杂可编程逻辑器件（CPLD）速度可预测，规模适度，应用灵活。,第三章 大规模可编程逻辑器件3.1 概述,一、MACH 1/2 系列（*AMD_VANTISLATTICE）,3.2 MACH系列简介,1.主

2、要特性(1)高性能、高密度、电可擦除（EE）CMOS_ PLD，可重复编程；尾标SP表示“在系统可编程(In System Programmable)”(2)32128个可编程配置的宏单元：输出极性、反馈型式、输出类型、触发器类型；(3)最大输入个数：3870，最大输出个数：3264，引脚数：44100(4)同步器件,2.基本结构(1)框图,OMC,OMC,OMC,OMC,PAL block,PAL block,PAL block,Switch Matrix,PAL block,BMC,BMC,BMC,BMC,Array Allocator,Dedicated Input专用输入,Clock

3、Input时钟输入,Array Allocator,Array Allocator,Array Allocator,*OMC_output macrocells,*BMC_buried macrocells,结构图,（2）开关矩阵（Switch Matrix）在各PAL块之间，以及PAL块和输入之间提供互连网络输入：所有专用输入；各种反馈信号输出：PAL块保证一致、可预测的延时使独立的PAL块组合成一个MACH器件,（3）PAL块（PAL Block）与逻辑阵列（AND Logic Array）逻辑分配器（Logic Allocator）宏单元（Output Macrocells、buried

4、 Macrocells）I/O单元（I/O cells）,与逻辑阵列（AND Logic Array）MACH111-1/2,与逻辑阵列（AND Logic Array）MACH111-2/2,PAL块输入数,逻辑分配器（Logic Allocator）,逻辑分配器（Logic Allocator）,逻辑分配,MACH111,MACH211,输出宏单元（Output Macrocells）,隐埋宏单元（buried Macrocells）,寄存器/锁存器操作,异步复位/置位操作,I/O单元（I/O cells）,MACH111结构图,MACH211结构图,MACH211 PAL块内部结构图 1

5、/2,MACH211 PAL块内部结构图 2/2,3.功能配置（1）输出宏单元配置a.组合型，输出高有效b.组合型，输出低有效,c.D型寄存器，输出高有效d.D型寄存器，输出低有效,e.T型寄存器，输出高有效f.T型寄存器，输出低有效,g.锁存器，输出高有效h.锁存器，输出低有效,（2）隐埋宏单元配置a.组合型（高有效）b.D型寄存器（高有效）,c.T型寄存器d.输入寄存器,e.锁存器f.输入锁存器,4.器件命名和封装（1）命名,（2）引脚MACH111_PLCC,MACH111_5/7/10/12/15,MACH111_TQFP,MACH211_PLCC,MACH211_TQFP,MACH211SP_PLCC,MACH211SP_TQFP,（3）封装,