【教学课件】第2章微处理器.ppt
《【教学课件】第2章微处理器.ppt》由会员分享,可在线阅读,更多相关《【教学课件】第2章微处理器.ppt(75页珍藏版)》请在三一办公上搜索。
1、第2章 微处理器,21 微处理器22 8086/8088微处理器23 8086指令系统和汇编语言24 飞速发展CPU,本章学习目标,8086/8088CPU的组成、引脚功能和工作模式。时序基本概念。微处理器的发展历程,主流CPU及其最新技术。,返回本章首页,2.1 微处理器概述,2.1.1 CPU的基本概念和组成2.1.2 CPU主要技术参数2.1.3 CPU主流技术术语浅析,返回本章首页,2.1.1 CPU的基本概念和组成,微处理器(Micro Processing Unit),即微型化的中央处理器。中央处理器CPU的英文全称是Central Processing Unit。早期微处理器以M
2、PU表示,以区别于大型主机的多芯片CPU。但现在已经不加区分,都用CPU表示。,返回本节,2.1.2 CPU主要技术参数,1位、字节和字长 2CPU外频 3前端总线(FSB)频率 4CPU主频4CPU主频 5L1和L2 Cache的容量和速率,返回本节,2.1.3 CPU主流技术术语浅析,1流水线技术 2超流水线和超标量技术 3乱序执行技术 4分支预测和推测执行技术 5指令特殊扩展技术,返回本节,2.2 8086/8088微处理器,2.2.1 8086的编程结构2.2.2 8086的工作模式和引脚功能2.2.3 8086的系统组成2.2.4 8086的总线时序,返回本章首页,2.2.1 808
3、6的编程结构,1总线接口部件(BIU)2执行部件EU 3“流水线”结构 4通用寄存器的用法 5标志寄存器,图2-1 8086的编程结构图,1总线接口部件(BIU),总线接口部件由下列各部分组成:(1)4个段地址寄存器;CS16位的代码段寄存器;DS16位的数据段寄存器;ES16位的扩展段寄存器;SS16位的堆栈段寄存器;(2)16位的指令指针寄存器IP;(3)20位的地址加法器;(4)6字节的指令队列缓冲器。,执行部件的功能就是负责从指令队列取指令并执行。从编程结构图可见,执行部件由下列几个部分组成:(1)4个通用寄存器,即AX、BX、CX、DX;(2)4个专用寄存器:(3)标志寄存器FR;(
4、4)算术逻辑单元ALU。,2执行部件EU,3“流水线”结构,总线接口部件BIU和执行部件EU并不是同步工作的,两者的动作管理遵循如下原则:每当8086的指令队列中有2个空字节,BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令,并用几个时钟周期去分析、执行指令。当指令队列已满,而且EU对BIU又无总线访问请求时,BIU便进入空闲状态。在执行转移、调用和返回指令时,指令队列中的原有内容被自动清除。,表2-1 寄存器的隐含用法,4通用寄存器的用法,图2-2 标志寄存器结构图,标志寄存器(Flag Register)共有16位,其中7位未用。标志寄存器内容如图2-2所示:(1)条件
5、标志(2)控制标志,5标志寄存器,返回本节,2.2.2 8086的工作模式和引脚功能,1最小工作模式 2最大工作模式 38086CPU的引脚信号,1最小工作模式,由图2-3可知,在8086的最小模式中,硬件连接上有如下几个特点:(1)MN/引脚接+5V,决定了8086工作在最小模式。(2)有一片8234A,作为时钟发生器。(3)有三片8282或74LS373,用来作为地址锁存器。(4)当系统中所连接的存储器和外设比较多时,需要增加系统数据总线的驱动能力,这时,可选用两片8286或74LS245作为总线收发器。,图2-3 8086CPU最小模式下的典型配置,2最大工作模式,由图2-4可知,最大模
6、式配置和最小模式配置有一个主要的差别:最大模式下多了8288总线控制器。,图2-4 8086CPU最大工作模式下的典型配置,38086CPU的引脚信号,8086CPU采用双列直插式的封装形式,具有40条引脚,见图2-5。它采用分时复用的地址/数据总线,所以有一部分引脚具有双重功能,即在不同时钟周期内,引脚的作用不同。,图2-5 8086的引脚信号(括号中为最大模式下的名称),返回本节,2.2.3 8086的系统组成,18086的存储体结构 28086存储器的分段结构 38086存储器的逻辑地址与物理48086存储器20位物理地址的形成,18086的存储体结构,表2-3 BHE和A0的意义,图2
7、-6 8086系统的存储结构,28086存储器的分段结构,8086 CPU中有四个段寄存器:CS,DS,SS和ES,这四个段寄存器存放了CPU当前可以寻址的四个段的基值,也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定,就规定了CPU当前可寻址的段,如图2-7所示。,图2-7 当前可寻址的存储器段(堆栈段和附加段重叠),38086存储器的逻辑地址与物理,8086 CPU中的每个存储元在存储体中的位置都可以使用实际地址和逻辑地址来表示。CPU访问存储器时,要形成20位的物理地址,即先找到某段,再找到该段内的偏移量。换句话说,CPU是以物理地址访问存储器的,
8、如图2-8所示。,图2-8 逻辑地址与物理地址的关系,48086存储器20位物理地址的形成,在存储段划分时,段内地址是连续的,段与段之间是相互独立的。每个段的起始地址称段的基址,段基址必须是能被16整除的那些地址,即20位的段基址的低四位应当是0000。由于段起始地址的低四位为0,所以可用20位地址的高16位表示段的基址,存放在段基址寄存器中。段基址寄存器共四个:CS、DS、ES、SS。,返回本节,2.2.4 8086的总线时序,1读周期的时序 2写周期的时序,1读周期的时序(图2-9),图2-9 8086读总线周期,一个基本的读周期一般包含如下几个状态:,T1状态:T2状态:T3状态:Tw状
9、态:T4状态:,2写周期的时序(图2-10),图2-10 8086写总线周期,返回本节,2.3 8086指令系统和汇编语言,2.3.1 寻址方式2.3.2 8086的指令系统2.3.3 汇编语言程序设计,返回本章首页,2.3.1 寻址方式,1操作数的寻址方式 2转移地址的寻址方式,1操作数的寻址方式,(1)立即寻址(2)寄存器寻址(3)直接寻址(4)寄存器间接寻址(5)寄存器相对寻址方式(6)基址变址寻址方式(7)相对基址变址寻址方式,(1)立即寻址,例如:MOV AX,1234H;十六进制数1234H送入AX。如图2-11所示。,(2)寄存器寻址,操作数存放在指令规定的寄存器中,对于16位操
10、作数,寄存器可以是AX,BX,CX,DX,SI,DL,SP或BP;而对8位操作数,寄存器可以是AH,AL,BH,BL,CH,CL,DH或DL。例如:MOV AX,BX;将寄存器BX的内容送入AX中。如图2-12所示。,(3)直接寻址,例如:MOV AL,DS:2000H;将逻辑地址为DS:2000单元内的字节送入AL。若段基址DS=4000H,则段起始物理地址为4000H左移4位,即40000H,此指令将数据段中物理地址为42000H 单元的内容56H传至AL寄存器。如图2-13所示。,(4)寄存器间接寻址,例如:MOV AX,BX;BX内容为有效地址EA(偏移量)。若DS=4000H,BX=
11、100H,此指令将物理地址40100H 单元的内容传至AL寄存器(段基地址同样为40000H)。如图2-14所示。,(5)寄存器相对寻址方式,例如:MOV AL,BX+5;若DS=6000H,BX=2000H,BX的内容加上8位位移量05H作为操作数的有效地址。传送数据段中的一个字节到AL中。如果使用BP,则隐含地表示操作数存放在堆栈段中。如图2-15所示。,(6)基址变址寻址方式,例如:MOV AX,BX+SI;BX的内容与SI的内容之和作为操作数的有效地址。传送数据段中的一个字。如图2-16所示。,(7)相对基址变址寻址方式,例如:MOV AH,BX+DI+1234H;BX的内容加上DI的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 教学课件 教学 课件 微处理器
链接地址:https://www.31ppt.com/p-5658326.html