《集成电路制造》PPT课件.ppt

《《集成电路制造》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《集成电路制造》PPT课件.ppt（31页珍藏版）》请在三一办公上搜索。

1、半导体集成电路,学校：西安理工大学院系：自动化学院电子工程系专业：电子、微电 时间：秋季学期,2023/8/2,2,集成电路的基本概念 半导体集成电路的分类 半导体集成电路的几个重要概念,上节课内容要点,2023/8/2,3,内容概述,双极型集成电路,MOS集成电路,按器件类型分,按集成度分,SSI（100以下个等效门）,MSI（103个等效门）,LSI（104个等效门）,VLSI（104个以上等效门）,集成度、工作频率、电源电压、特征尺寸、硅片直径,按信号类型分,模拟集成电路,数字集成电路,BiCMOS集成电路,数模混合集成电路,2023/8/2,4,2023/8/2,5,第一章集成电路制造

2、工艺,2023/8/2,6,双极集成电路的基本制造工艺双极集成电路中的元件结构双极集成电路的基本工艺MOS集成电路的基本制造工艺MOS集成电路中的元件结构MOS集成电路的基本工艺BiCMOS工艺,内容提要,2023/8/2,7,本节课内容,双极集成电路的基本工艺,双极集成电路中元件结构,2023/8/2,8,1.二极管（PN结）,正方向,反方向,V,I,对于硅二极管，正方向的电位差与流过的电流大小无关，始终保持,双极集成电路的基本元素,P-Si,N-Si,+,-,2023/8/2,9,1.二极管（PN结）,双极集成电路的基本元素,2023/8/2,10,2.双极型 晶体管,双极集成电路的基本元

3、素,n,p,n,B端,E端,C端,2023/8/2,11,2023/8/2,12,1.1.1 双极集成电路中元件的隔离,C,2023/8/2,13,双极集成电路中元件的隔离,介质隔离,PN隔离,2023/8/2,14,1.1.2 双极集成电路元件的形成过程、结构和寄生效应,B,E,C,p,n+,n-epi,n+,P-Si,P+,P+,S,四层三结结构的双极晶体管,发射区(N+型),基区(P型),集电区(N型外延层),衬底(P型),双极集成电路元件断面图,n+-BL,2023/8/2,15,双极集成电路等效电路,C,B,E,p,n+,n-epi,n+,n+-BL,P-Si,P+,P+,S,等效电

4、路,隐埋层作用：1.减小寄生pnp管的影响 2.减小集电极串联电阻,衬底接最低电位,2023/8/2,16,典型PN结隔离双极集成电路中元件的形成过程,1:衬底选择,确定衬底材料类型,P型硅(p-Si),确定衬底材料电阻率,10.cm,确定衬底材料晶向,（111）偏离250,2023/8/2,17,典型PN结隔离双极集成电路中元件的形成过程,2:第一次光刻-N+隐埋层扩散孔光刻,C,B,E,p,n+,n-epi,n+,P-Si,P+,P+,S,n+-BL,P-Si衬底,N+隐埋层,2023/8/2,18,具体步骤如下：1生长二氧化硅（湿法氧化）：,Si(固体)+2H2O SiO2（固体）+2H

5、2,Si-,衬底,SiO,2,2023/8/2,19,2隐埋层光刻：,涂胶,腌膜对准,曝光,光源,显影,2023/8/2,20,As掺杂（离子注入）,刻蚀（等离子体刻蚀）,去胶,N+,去除氧化膜,3N+掺杂：,N+,2023/8/2,21,典型PN结隔离双极集成电路中元件的形成过程,3:外延层,外延层的电阻率;,外延层的厚度Tepi;,A,A,Tepi xjc+xmc+TBL-up+tepi-ox,后道工序生成氧化层消耗的外延厚度,基区扩散结深,集电结耗尽区宽度,隐埋层上推距离,TTL电路：37m模拟电路：717m,2023/8/2,22,典型PN结隔离双极集成电路中元件的形成过程,4:第二次

6、光刻-P隔离扩散孔光刻,2023/8/2,23,典型PN结隔离双极集成电路中元件的形成过程,5:第三次光刻-P型基区扩散孔光刻,2023/8/2,24,典型PN结隔离双极集成电路中元件的形成过程,6:第四次光刻-N+发射区扩散孔光刻,2023/8/2,25,典型PN结隔离双极集成电路中元件的形成过程,7:第五次光刻-引线孔光刻,2023/8/2,26,典型PN结隔离双极集成电路中元件的形成过程,8:铝淀积,2023/8/2,27,典型PN结隔离双极集成电路中元件的形成过程,9:第六次光刻-反刻铝,2023/8/2,28,双极集成电路元件断面图,B,E,C,p,n+,n-epi,n+,P+,P+

7、,S,P-Si,n+-BL,B,E,C,S,A,A,P+隔离扩散,P基区扩散,N+扩散,接触孔,铝线,隐埋层,2023/8/2,29,B,E,C,p,n+,n-epi,n+,P+,P+,S,P-Si,n+-BL,为了减小集电极串联电阻,饱和压降小，电阻率应取小.,为了减小结电容,击穿电压高，外延层下推小,电阻率应取大;,折中,TTL电路：0.2.cm模拟电路：0.55.cm,2023/8/2,30,C,B,E,C,S,P+隔离扩散,P基区扩散,N+扩散,接触孔,铝线,隐埋层,A,A,B,B,C,C,作业:1.画出NPN晶体管的版图，并标注各区域的掺杂类型（直接在图上标）,写出实现该NPN晶体管至少需要多少次光刻以及每次光刻的目的。2.画出下图示例在A-A,B-B C-C处的断面图。,2023/8/2,31,3.名词解释：隐埋层、寄生晶体管、电隔 离(集成电路中)、介质隔离、PN结隔离,