[信息与通信]TFTLCD原理及设计.ppt

《[信息与通信]TFTLCD原理及设计.ppt》由会员分享，可在线阅读，更多相关《[信息与通信]TFTLCD原理及设计.ppt（37页珍藏版）》请在三一办公上搜索。

1、TFT-LCD原理及設計,OUTLINE,TFTLCD簡介TFTLCD的操作原理TFTLCD的優點TFTLCD的設計考量TFTLCD的設計流程,TFTLCD簡介,TFTLCD的特性TFTLCD的操作原理TFTLCD的優點,LCD:一種光電裝置,光:Dn光可分為不同的極化方向不同極化方向的光經過液晶,會有不同的光程光經過此光程差再組合後,會改變其極化的形式配合偏光片擋去某個極化方向的光,即可決定光的穿透率,電:De不同的電壓下,液晶會有不同的排列方式不同的液晶排列方式造成不同的光程差,因而使得穿透率改變,如此可將video信號(電)轉換成亮暗顯示(光),TN型液晶:亮,偏光片1(垂直),偏光片2

2、(水平),水平偏極化光出,未偏極化光入,液晶,未施加電壓:偏極化光隨液晶分子扭轉,TN型液晶:暗,無光出,未偏極化光入,液晶,V,偏光片1(垂直),偏光片2(水平),液晶的光電特性,主動矩陣式 LCD,主動元件TFTSiNx電容MIM電容,TFTLCD的操作原理,在主動矩陣式 LCD中,每個畫素具有一TFT,其閘極連接至水平向的掃描線,汲極連接至垂直向的資料線,而源極連接至液晶電極顯示器同時間一次起動一條水平掃描線,以將TFT打開,而垂直資料線送入對應的視訊信號,對液晶電極充電至適當的電壓接著關閉TFT,直到下次重新寫入信號前,使得電荷保存在電容上;同時起動次一條水平掃描線,送入對應的視訊信號

3、依序將整個畫面的視訊資料寫入,再自第一條重新寫入信號,一般此重覆的頻率為6070 Hz對每個畫素而言,液晶上所跨的電壓和穿透度具有一定的關係,而且是完全相同的,因此,只要能控制所寫入的電壓,即可顯示想要的畫面,TFTLCD的優點,畫素各自獨立,可消除串音(crosstalk)現象畫素自資料線獨立,在畫素電容上可保持電荷,故可使用穿透度隨電壓變化較緩的液晶,出更多灰階可製成較大面積與較高解析度,TFTLCD的設計考量,設計原則:確保視訊資料不失真設計考量:設計目標儲存電容TFT特性信號線延遲曝光分割其他設計考量,1.Global parameters,2.Read image,3.Map col

4、ors,4.TFT analysis,5.Array analysis,6.Cell electrical,7.Liquid crystal cell,8.Optical analysis,9.Display image,10.Configure file,11.Medici,12.Raphael,5,GIF,colors,Vdata,Vpixel,T%,GIF,2,3,6,8,9,Liquid Outlook,設計目標,解析度:驅動頻率,驅動負載,畫素大小面板尺寸:驅動負載,信號延遲,畫素大小操作電壓:TFT充電能力,Feedthrough效應極性反轉模式:Cst on gate,commo

5、n調變開口率:信號線寬,儲存電容大小其他光學目標:視角,反應速度,.,極性反轉,液晶不可在直流電壓下操作過久,Frame inversion,Column inversion,Dot inversion,Row inversion,儲存電容,協助液晶電容之電荷儲存減少Feedthrough效應Cst on gate節省common bus增加開口率驅動電壓設計較複雜,液晶電容之電荷儲存,漏電途徑TFT關電流液晶漏電要求在新視訊資料寫入前,漏電不可使電壓變化大於一個灰階,Gate 打開Qn=Cgs(Vn-Vg)+Cst(Vn-Vst)+Clc(Vn-Vcom)+Csp(Vn-Vs)(1),Gat

6、e 關閉Qn=Cgs(Vn-Vg)+Cst(Vn-Vst)+Clc(Vn-Vcom)+Csp(Vn-Vs)(2),(1)-(2)0=Cgs(Vp-Vg)+Cst(Vp)+Clc(Vp)+Csp(Vp-Vs),電荷守衡,Feedthrough效應,Clc,a,Clc,b,DVp,a DVp,b,W=|DVp,a-DVp,b|(愈小愈好),Feedthrough效應(續),Feedthrough效應的計算,Clc隨電壓而改變Cgs隨電壓而改變不同電壓下,feedthroughk 大小不同,TFT特性,開電流足以在時間內完成充電關電流不致在時間內漏電太多Cgs愈小,則feedthrough亦愈小,T

7、FT 特性需求,On current:,Off current:,On-to-Off ratio:,M.Shur,M.Jacunski,H.Slade,M.Hack,Analytical Models for Amorphous and Polysilicon Thin Film Transistors for High Definition Display Technology,J.of the Society for Information Display,vol.3,no.4,p.223,1995,信號線延遲,Cpixel(有些電容可視實際情況忽略或加入)For gate bus:Cgd

8、/Cgd/Cg0/Cgsm/(Cgp/Cgdm)+(Cpd/Cpd/Cs/Clc)/Cgp+(Cpd/Cpd/Cs/Clc)For data busCdg/Cdg/Cd0/Cgsm/(Cdp/Cdsm)+(Cpg/Cpg/Cs/Clc)/Cdp+(Cpg/Cpg/Cs/Clc)Rpixelr*bus length/(bus width*thickness)Delay=N(N+1)Rpixel*Cpixel/2L.Pillage and R.Rohrer.“The essence of AWE,”IEEE Circuits and Devices Magazine,Sept.1994,pp.12

9、-19,光罩vs.TFT基板補償電容,曝光分割,其他設計考量,製程的變動量液晶厚度不均勻性TFT特性漂移Reverse tilt,rubbing等與液晶相關的問題ESD防護雷射修補驅動IC推動能力,TFTLCD的設計流程,訂定設計規格,如:尺寸,解析度選擇設計架構收集相關資料起始設計依起始設計作Pixel佈局應用模擬工具驗證設計周邊光罩佈局其他注意事項,選擇設計架構,TFT結構及製程 poly-Si,BCE,Tri-Layer,Top gate,FSA儲存電容方式storage on gate或on common驅動方式Frame inversion,dot inversionpixel排列方

10、式直條,三角,收集相關資料,製程:Bus metal(阻值,厚度,taper),active layer,insulators(厚度,dielectric constant)TFT特性:Id-Vg,Id-Vd,Vth uniformity,Cgs注意:考慮worst case:Vt shift includes process scattering and operation instabilityMobility at 0 oCMargin between Vdata,min and Vg,offMaximum voltage difference on TFTLC cell特性(含PI等)

11、:電容-電壓,漏電驅動IC:電壓範圍,驅動能力,起始設計,決定Panel/Pixel size高估Clc面積決定TFT之W 及Cst高估RC delay以決定scan bus width應用起始設計程式,決定Panel/Pixel size,分割玻璃基板Panel size=所分割之基板大小+留邊+shorting bar+TAB+拉線+ESD+修補線+pixel arrayPixel size=array size/解析度,高估Clc面積,自pixel size中扣除下列各項:bus(data,gate,com):以layout rule minimum值低估之TFT:L由device特性決

12、定,令W=L低估之,電極所佔面積亦用layout rule minimum值低估之Cs:以0低估之,(因可能用com bus width即足夠)其他間隔區域:以layout rule minimum值低估由此面積計算Clc,max=epar*Clc area/cell gap;Clc,min=eprp*Clc area/cell gapDClc=Clc,max-Clc,minRlc=r/Clc area*cell gap,決定TFT之W 及 Cst,Ion:(W/L)mCins(Vg-Vt)(Clc,max+Cs)*ln(2*gray level)/(1/60Hz/scan line#)Iof

13、f(Clc,min+Cs)*(Vpixel,max)/gray level#/(1/60Hz)W=(Vgh-Vgl)*DClc*Cgs/(Clc,max+Cs+Cgs)*(Clc,min+Cs+Cgd)gray levelRC delay=data line#*(data line#+1)*(Rpixel*Cpixel)/2Retention ratio=exp-(1/60Hz)/(Rlc/Roff)*(Clc+Cs)5%,高估 RC delay以決定scan bus width,一般data bus是用metal II(Al)作,其電阻低且厚度大,故通常是受限於layout rule故主要考

14、慮scan bus 的delay:Cpixel,scan=Cscan,data+Cscan,com+(Cgs串聯Cs+Clc)(取最大值)Rpixel=r*bus length/(bus width*thickness)RC delay=N*(N+1)*Rpixel*Cpixel/2依RC delay決定bus width,應用起始設計程式,限制線交集處即為可設計範圍(圖中 區域)更動設計值可知各種效應的影響設計者應知何處為高估,以知其設計的改善空間,依起始設計作Pixel佈局,Bus(data,gate,com)TFTCstClc補償電容Bus間crossover其他,如:light shi

15、eld,color filter等注意reverse tilt,rubbing等與液晶相關的問題,應用模擬工具驗證設計,依Pixel佈局建立模擬所需參數液晶電容重新計算各bus寬度雜散電容計算TFT元件SPICE參數各電壓(scan,data,common)波形設定,周邊光罩佈局,雷射修補線ESD防護電路Pixel至TAB佈線TABShorting bars(配合測試方法)Align markslithography,testing,壓合,框膠,銀膠點,TAB銀膠點其他,如:Test keys,版本編號,其他注意事項,考慮design rule及stepping errorRecticle floor plan將所設計的panel分割放置在光罩上配合建立黃光job,先行嘗試重組Tape out前檢查check list,