《走进纳米与科学》PPT课件.ppt

《《走进纳米与科学》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《走进纳米与科学》PPT课件.ppt（22页珍藏版）》请在三一办公上搜索。

1、物理与光电能源学部,纳米与电子,真空电子管（电子管）,Vacuum tube,晶体管（微电子器件）,Transistor,纳电子器件,Nano electronic components,目录,电子器件的总介绍,Electronic components,电子元器件的作用,function,三代电子器件,Electronic device,逐渐被取代,升级,PART 01,真空电子管,Vacuum tube1904-现在,01,02,真空电子管,Vacuum tube,弗莱明约翰安布罗斯（Fleming John Ambrose，18491945），英国电气工程师、物理学家。弗莱明于1904年

2、研制出一种能够充当交流电整流和无线电检波的特殊“灯泡”，他把它叫做“热离子阀”，这就是世界上第一只电子管，也是人们后来所说的“真空二极管”。电子管的尺寸介于几到几百厘米间。,真空电子管,Vacuum tube,音色即声音的特点，由声音波形的谐波频谱和包络决定。声音波形的基频所产生的听得最清楚的声音称为基音，各次谐波的微小振动所产生的声音称泛音。而在泛音当中，唯有二次、三次谐波产生的泛音强度相对最大，直接影响到听觉感受。人耳对于偶次谐波是欢迎的，基音的偶次谐波越多，表现出的听觉感受就越“柔和、温暖、醇厚”，就是人们常说的“讨好耳朵”或者“听感好”；而对于奇次谐波来说，人耳则很排斥，基音的奇次谐波

3、成分越多，表现的听觉感受越“刺耳、生硬”，即我们常说的不耐听。电子管所具有的特性，恰恰能迎合人耳的喜好，对声音进行许多修饰。因此，我们会更喜欢电子管音频放大器的声音，这就是俗称的“胆味”。,另外还有其他原因,为什么音响中电子管更受喜欢？,Why？,PART 02,晶体管,Transistor1947-现在,沃尔特布拉顿,约翰巴丁,威廉肖克莱,晶体管,Transistor,1947年第一个可正常工作的晶体管被这三位科学家发明，1956年三人共同获得诺贝尔物理学奖。当时的晶体管很大，甚至可以直接用手组装。,摩尔定律,纵坐标为取对数后的数值,微电子器件的摩尔定律为由英特尔（Intel）创始人之一戈登

4、摩尔（Gordon Moore）提出来的。其内容为：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。,集成电路的芯片.mm,纳米场效应晶体管.nm,印制电路板.cm,集成电路中的晶体管.m,摩尔定律指导下的细微化,More small,7nm将是晶体管的物理极限。早在00年代，集成电路上晶体管的线宽最小尺寸就进入50纳米的范围，很明显单纯依靠缩小尺寸的做法正走到尾声。不过，通过其他一些技术，芯片的发展仍然符合摩尔定律的预测。在90纳米时代，应变硅技术问世。在45纳米时代，一种能提高晶体管电容的新材料推出。在22纳米时代，三栅极晶体管使芯片性能变

5、得更强大。不过，这些新技术也已走到末路。用于芯片制造的光刻技术正面临压力。目前，14纳米芯片在制造时使用的是193纳米波长光。光的波长较长导致制造工艺更复杂，成本更高。波长13.5纳米的远紫外光被认为是未来的希望，但适用于芯片制造的远紫外光技术目前仍需要攻克工程难题。,越来越难的升级,Hard！,晶体管的尺寸早已进入纳米级,7nm,为什么,是,物理极限,为什么7纳米是晶体管物理极限,Maybe,缩短晶体管栅极的长度可以使CPU集成更多的晶体管或者有效减少晶体管的面积和功耗，并削减CPU的硅片成本。正是因此，CPU生产厂商不遗余力地减小晶体管栅极宽度，以提高在单位面积上所集成的晶体管数量。不过这

6、种做法也会使电子移动的距离缩短，容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动，也就是漏电。而且随着芯片中晶体管数量增加，原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电子，随后泄漏的电流又增加了芯片额外的功耗。,为了解决漏电问题，Intel、IBM等公司可谓八仙过海，各显神通。比如Intel在其制造工艺中融合了高介电薄膜和金属门集成电路以解决漏电问题；IBM开发出SOI技术在在源极和漏极埋下一层强电介质膜来解决漏电问题；此外，还有鳍式场效电晶体技术借由增加绝缘层的表面积来增加电容值，降低漏电流以达到防止发生电子跃迁的目的.上述做法在栅长大于7nm的时

7、候一定程度上能有效解决漏电问题。不过，在采用现有芯片材料的基础上，晶体管栅长一旦低于7nm，晶体管中的电子就很容易产生隧穿效应，为芯片的制造带来巨大的挑战。针对这一问题，寻找新的材料来替代硅制作7nm以下的晶体管则是一个有效的解决之法。,A,B,Definition在两块金属（或半导体、超导体）之间夹一层厚度约为0.1nm的极薄绝缘层，构成一个称为“结”的元件。设电子开始处在左边的金属中，可认为电子是自由的，在金属中的势能为零。由于电子不易通过绝缘层，因此绝缘层就像一个壁垒，我们将它称为势垒。一个高度为U0、宽为a的势垒，势垒右边有一个电子，电子能量为E。隧道效应无法用经典力学的观点来解释。因

8、电子的能量小于区域中的势能值U0，若电子进入区，就必然出现“负动能”，这是不可能发生的。但用量子力学的观点来看，电子具有波动性，其运动用波函数描述，而波函数遵循薛定谔方程，从薛定谔方程的解就可以知道电子在各个区域出现的概率密度，从而能进一步得出电子穿过势垒的概率。该概率随着势垒宽度的增加而指数衰减,58%185,258 View,90%850,258 View,隧穿效应,tunnel effect,1、商业上：对于PC和手机、平板电脑的CPU、GPU而言，现在14nm/16nm的 制造工艺已经能将性能和功耗方面的需求平衡的很好。民用是绝对够的。英特尔正在研发的10nm制程，根据Intel官方估

9、算，掩膜成本至少需要10亿美元。更进一步的制程需要的资金更多，现在科技的进步不能像之前带来迅速而巨大的回报。,2、技术上：因为发热的原因，时钟频率无法进一步提升，处理器性能的提升难以被利用。,超微型晶体管的问题,problem,PART 03,纳电子器件,Nano electronic components未出生？,01,02,出现？,Born？,2016年，劳伦斯伯克利国家实验室的一个团队打破了物理极限，将现有的最精尖的晶体管制程从14nm缩减到了1nm，完成了计算技术界的一大突破。,1nm晶体管由纳米碳管和二硫化钼（MoS2）制作而成。MoS2将担起原本半导体的职责，而纳米碳管则负责控制逻

10、辑门中电子的流向,电导量子化：即电导或电阻是量子化的，不再遵循欧姆定律。,库伦堵塞现象：导体中纳米隙小于电子自由程时，会发生电子隧穿，隧穿前后隙两侧电位发生变化。,普适电导涨落：在电导与电压关系测量中，发现每个样品电导和电压的涨落图都是独特的,01,02,03,量子相干性,04,纳电子器件的四种基本现象,COMPANY SLOGUN TEXT HERE,微电子和纳电子器件对比,COMPANY SLOGUN TEXT HERE,纳电子器件材料,1、纳米碳管(CNT)，管状的纳米级石墨晶体，是单层或多层石墨片围绕中心轴按一定的螺旋角卷曲而成的无缝纳米级管，每层的C是SP2杂化，形成六边形平面的圆柱面,碳纳米管有着众多独特的性质，尤其是它的电学性质10。近几年来，碳纳米管的研究已展示出了在纳米电子器件上的应用前景，即通过构建尺寸只有几十纳米甚至更小的基于碳纳米管的电子器件和连线实现速度远快于而功耗远小于目前集成电路的碳纳米管集成电路,1、获得高纯的纳米碳管非常困难,2、宏观与微观的差异：纳米碳管在微观领域有非常优异的力学、电子、热力学等特性,THANKS VERY MUCH,2017,