《自动控制》PPT课件.ppt
《《自动控制》PPT课件.ppt》由会员分享,可在线阅读,更多相关《《自动控制》PPT课件.ppt(103页珍藏版)》请在三一办公上搜索。
1、本章要点:1)MCS-51单片机的基本结构:CPU(运算器和控制器以及定时控制部件和时序)、输入输出端口结构及负载能力和接口要求、MCS-5l引脚及功能。2)MCS-51的存储器结构:程序存储器、数据存储器的分布和使用。3)专用功能寄存器SFR:重点掌握程序状态寄存器的使用。4)单片机的工作方式与最小应用系统:单片机的工作方式(复位方式)、单片机最小应用系统设计,第二章 MCS-51单片机的基本结构及工作原理,MCS-51系列单片机配置一览表,一、MCS-51内部结构,图21 8051的功能部件图,二 CPU,主要功能:产生各种控制信号,去控制存储器、输入输出端口的数据传送、数据的算术运算、逻
2、辑运算以及位操作处理等。,(一)运算器 组成:运算器由算逻运算部件ALU、累加器Acc、暂存器、程序状态字寄存器PSW、BCD码运算调整电路等组成。实现+、算术运算,与、或、非、异或 逻辑运算、循环移位、位处理。,(二)控制器组成:由程序计数器PC、指令寄存器、指令译码器、数据指针DPTR、定时控制与条件转移逻辑电路等组成。功能:对来自存储器中的指令进行译码,通过定时控制电路,在规定的时刻发出各种操作所需的全部内部和外部控制信号,协调各功能元件的工作,完成指令所规定的功能。,它是16位的按机器周期自动增1计数器,一切分支/跳转/调用/中断/复位 等操作的本质就是:改变 PC 值,总指向下一条指
3、令所在首地址(当前PC值),1程序计数器PC(Program Counter)一个16位的专用寄存器,用来存放下一条指令的地址。它具有自动加1的功能。,特点:,2指令寄存器IR 一个8位的寄存器,用于暂存待执行的指令,等待译码。3指令译码器 ID 对指令寄存器中的指令进行译码,分析它的功能,并根据功能产生相应的电信号。4数据指针DPTR 是一个16位的专用地址指针寄存器。它主要用来存放16位地址,作间址寄存器使用。DPTR也可以拆成两个独立8位寄存器,即DPH(高8位字节)和DPL(低8位字节),分别占据83H和82H两个地址。,5.定时控制部件与时序,功能:在规定的时刻发出各种操作所需的全部
4、内部和外部的控制信号,协调各功能元件工作,完成指令所规定的功能。主要任务:产生一个工作时序,其工作需要时钟电路提供一个工作频率。,单片机的引脚定义,从一片集成电路的角度去认识单片机,认识单片机的引脚,MCS-51单片机40脚Vcc,GND 2XTAL1,XTAL2 2RESET 1EA/Vpp 1ALE/PROG 1PSEN 1,P0.0P0.7 8 P1.0P1.7 8 P2.0P2.7 8 P3.0P3.7 8,单片机的引脚(电源端),Vcc,GND:正电源端与接地端(+5V/3.3V/2.7V)不同的单片机可以允许不同的工作电压,不同的单片机表现出的功耗也不同。,单片机的引脚(晶振端),
5、Vcc,GND:正电源端与接地端(+5V/3.3V/2.7V)不同的单片机可以允许不同的工作电压,不同的单片机表现出的功耗也不同。,XTAL1,XTAL2:片内振荡电路输入/输出端 两端跨接晶体或陶瓷谐振器,与单片机内部反相器构成稳定的自激振荡器。发出的脉冲直接送入片内定时控制部件。,单片机的引脚(晶振端),Vcc,GND:正电源端与接地端(+5V/3.3V/2.7V)XTAL1,XTAL2:片内振荡电路输入/输出端,112MHz(MCS-51),1030pf,XTAL1,XTAL2,通常外接一个晶振两个电容,XTAL1,XTAL2,外部时钟,VCC,8051,XTAL2,XTAL1,外部时钟
6、,80C51,NC,单片机的引脚(晶振端),Vcc,GND:正电源端与接地端(+5V/3.3V/2.7V)XTAL1,XTAL2:片内振荡电路输入、输出端,CPU总是按照一定的时钟节拍与时序工作:,振荡周期/时钟周期:晶振频率fosc(或外加频率)的倒数状态周期:2个时钟周期(很少用到此概念)机器周期:6个状态周期=12个振荡周期指令周期:执行一条指令所需的机器周期数,牢牢记住:振荡周期=晶振频率fosc的倒数;,1个机器周期=12个振荡周期;,1个指令周期=1、2、4个机器周期,单片机的引脚(复位端),Vcc,GND:电源端(+5V/3.3V/2.7V)XTAL1,XTAL2:片内振荡电路输
7、入、输出端RESET:复位端(正脉冲有效,宽度8 mS),复位使单片机进入某种确定的初始状态:PC值归零(0000H);各个SFR被赋予初始值(见P.3233):P0P3=0FFH,Acc=0,B=0,TH0=0,TL0=0,TH1=0,TL1=0,SP=7,PSW=0 退出处于节电工作方式的停顿状态、退出一切程序进程、退出程序的死循环,从头开始。,单片机的引脚(复位端),Vcc,GND:电源端(+5V/3.3V/2.7V)XTAL1,XTAL2:片内振荡电路输入、输出端RESET:复位端(正脉冲有效,宽度8 mS),PC与SFR复位状态表,单片机的引脚(复位端),Vcc,GND:电源端(+5
8、V/3.3V/2.7V)XTAL1,XTAL2:片内振荡电路输入、输出端RESET:复位端(正脉冲有效)电容充电过程,程序运行监视复位程序运行监视复位通常是由各种类型的程序监视定时器WDT(Watchdog Timer)俗称为“看门狗”实现。WDT可保证程序非正常运行(如程序“飞逸”、“死机”)时,能及时进入复位状态,恢复程序正常运行.(如监控芯片MAX813L),图2-11 自动复位电路,原理为:程序运行正常时,单片机通过I/O在A端施加一个按一定周期T变化的信号,两个延时元件均达不到延时时间输出低电平,“或门”输出为“0”,不使单片机复位,当程序出现“飞逸”或“死机”时,加在A端的电平停止
9、变化,不论是高电平还是低电平,均有一个延时元件经一定延时后输出高电平,通过“或门”起动单稳触发器,强迫单片机复位。,Vcc,GND:电源端(+5V/3.3V/2.7V)XTAL1,XTAL2:片内振荡电路输入、输出端RESET:复位端(正脉冲有效,宽度8 mS)EA/Vpp:寻址外部ROM控制端/编程电源输入端。低电平有效,片内无ROM时必须接地;片内有ROM时可以接高电平,也可以接低电平;对片内ROM编程时编程正电源加到此端。如:对含有EPROM的8751,在对EPROM编程期间,此引脚用于施加21V的编程电压Vpp。,单片机的引脚(ALE端),Vcc,GND:电源端(+5V/3.3V/2.
10、7V)XTAL1,XTAL2:片内振荡电路输入、输出端RESET:复位端(正脉冲有效,宽度8 mS)EA/Vpp:寻址外部ROM控制端/编程电源输入端。ALE/PROG:地址锁存允许/编程脉冲输入端。P0口寻址外部低8位地址时接外部锁存器 G端;ALE端平时会输出周期正脉冲:f fosc/6;对片内ROM编程时编程脉冲由此端加入。,单片机的引脚(PSEN端),PSEN:寻址外部程序存储器时,选通外部EPROM的读控制端(OE)低有效。,注意:,CPU从片外ROM取指令期间,每个机器周期PSEN两次有效。而在访问片外RAM时,这两次有效的PSEN信号将不会出现。,对片外RAM读和写控制(即访问控
11、制),由RD(读选通 P3.7)和WR(写选通 P3.6)来。(第五章系统扩展),单片机,锁存器74LS373,ALE,PSEN,8D,8Q,OE,A8-A12,A0-A7,D0-D7,G,EA,OE,CE,EPROM,单片机的引脚(PSEN端),单片机的I/O引脚结构,众多功能各异的I/O引脚源于它结构的不同,单片机的引脚(P1口),P1.0P1.7:准双向I/O口(内置了上拉电阻)输出时一切照常,仅在作输入口用时要先对其 写“1”。,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,Vcc,引脚P1.X,内部上拉电阻,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,
12、内部总线,Vcc,引脚P1.X,内部上拉电阻,输出数据=1 时,1,1,0,截止,=1,单片机的引脚(P1口),P1.0P1.7:准双向I/O口(内置了上拉电阻)输出时一切照常,仅在作输入口用时要先对其 写“1”。,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,Vcc,引脚P1.X,内部上拉电阻,输出数据=0 时,0,0,1,=0,导通,单片机的引脚(P1口),P1.0P1.7:准双向I/O口(内置了上拉电阻)输出时一切照常,仅在作输入口用时要先 对其写“1”。,2,1,D,Q,CK,/Q,读引脚=1,读锁存器,写锁存器,内部总线,Vcc,引脚P1.X,内部上拉电阻,输入数
13、据时,要先对其写“1”,1,1,0,截止,单片机的引脚(P1口),P1.0P1.7:准双向I/O口(内置了上拉电阻)输出时一切照常,仅在作输入口用时要先对其 写“1”。,简单测控实例原理图,P1.3作输入端口,光路通畅,R亮2K光路阻断,R暗 400K,R亮 250K,JOB3:CLR P1.1;亮绿灯REDO:SETB P1.3;P1.3作输入口必先置1CHECK:JNB P1.3,CHECK;检测通道是否被阻断LOOP:;有入侵者,报警!AJMP REDO;再跳回去检测,红外防盗报警,P1.3口用于输入状态检测的语句:,红外线光路通畅时,P1.3端低电平红外线光路阻断时,P1.3端高电平,
14、单片机的引脚(P0口),P0.0P0.7:准双向I/O(内置场效应管上拉)寻址外部存储器时分时作为双向8位数据口和输出低8位地址复用口;不接存储器时可作为8位准双向I/O口使用。,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,地址/数据,控制,引脚P0.X,3,4,Vcc,2,1,D,Q,CK,/Q,读引脚=1,读锁存器,写锁存器,内部总线,地址/数据,控制,引脚P0.X,3,4,控制=0 时,此脚作输入口(事先必须对它写“1”),0,0,1,0,0,截止,截止,=0,Vcc,单片机的引脚(P0口),P0.0P0.7:准双向I/O(内置场效应管上拉)寻址外部存储器时分时作为
15、双向8位数据口和输出低8位地址复用口;不接外部存储器时可作为8位准双向I/O口使用。,2,1,D,Q,CK,/Q,读引脚=1,读锁存器,写锁存器,内部总线,地址/数据,控制,引脚P0.X,3,4,控制=0 时,此脚作输出口(不能正确送出“1”,需外接上拉电阻),0,0,1,0,0,截止,截止,=0,Vcc,单片机的引脚(P0口),P0.0P0.7:准双向I/O(内置场效应管上拉)寻址外部存储器时分时作为双向8位数据口和输出低8位地址复用口;不接外部存储器时可作为8位准双向I/O口使用。,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址/数据,控制=1,引脚P0.X,3
16、,4,控制=1时,此脚作地址/数据复用口:(1)输出地址/数据=0 时,1,0,1,1,=0,导通,截止,=0,Vcc,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址/数据,控制=1,引脚P0.X,3,4,控制=1时,此脚作地址/数据复用口:(2)输出地址/数据=1 时,1,1,0,0,=1,截止,导通,=1,Vcc,2,1,D,Q,CK,/Q,读引脚=1,读锁存器,写锁存器,内部总线,地址/数据,控制=1,引脚P0.X,3,4,控制=1时,此脚作地址/数据复用口:(3)输入数据时,输入指令将使引脚与内部总线直通,Vcc,单片机的引脚(P0口),P0.0P0.7:准
17、双向I/O(内置场效应管上拉)寻址外部存储器时分时作为双向8位数据口和输出低8位地址复用口;不接外部存储器时可作为8位准双向I/O口使用。,输出操作及注意问题(上拉电阻):在执行以口为目标的指令时,数据送到锁存器的“D”端,经“/Q”端送场效管应输出极.若送“1”时,/Q=“0”,使下端的FET截止.这样出现输出极的两个FET全部截止,输出级为漏级开路电路.在这种情况下,若要驱动NMOS或其它拉电流负载时,引脚上应外接上拉电阻。这样在上拉电阻的作用下,使端口为高电平.同理,若总线向口送“0”时,锁存器的/Q=1,使下端的FET导通(上面的FET仍然截止),这样端口呈现“0”电平.,输入操作及注
18、意问题(先写1):读引脚,读外部送到端口引脚的电平,即通常所说的输入操作(如:MOV A,P0).此时,单片机控制“读引脚”的三态门,使引脚处的外部电平经三态门送入内部总线.注意:输入时应先写“1”:在端口电路中,可以发现一个问题:端口在输入(读引脚)时,原来锁存器的状态可能要影响引脚电平的输入。例如:原来锁存器的状态为“0”态,既输出极的下端FET是饱和状态,这样如果外电路向引脚输入高电平时,电路将不能正确读入.要解决的方法就是让下端的FET截止,即事先向端口写一个“1”.请注意下面的一段程序:MOV A,#0FFH;0FFH送累加器A MOV P0,A;向P0口“写1”MOV A,P0;从
19、P0口输入数据到A你能正确的分析出指令的操作吗?,单片机的引脚(P0口),P0.0P0.7:准双向I/O(内置场效应管上拉)寻址外部存储器时分时作为双向8位数据口和输出低8位地址复用口;不接外部存储器时可作为8位准双向I/O口使用。,引脚改写操作:(读锁存器)引脚改写操作实质是修改引脚上的信息:单片机在结构上这样的安排是为了适应“读修改写”一类指令的需要。这类指令实质是用于输出信号,当P0口的某位是输出状态时,为了改变该端口的内容,避免干扰信号的影响,由于读锁存器中的内容等于端口内容,可直接读锁存器的内容并进行修改,然后重新输出。在MCS-51的指令系统中这种“读修改写”的操作有:ORL、XR
20、L、JBC、CPL、INC、DEC、DJNZ、MOV Px,y、CLR Px,y和SET Px,y。如:ORL P0,A;P0 A P0,1.做通用数据I/O端口时,输出级上端的FET处于截止状态,为漏级开路电路,若要驱动NMOS或其它拉电流负载时,所以与NMOS器件连接时,必须接“上拉电阻”,否则不能正确的输出高电平;2.做通用数据I/O端口时,在输入操作前,为了保证输入正确,必须先向端口“写1”;3.“读锁存器”为引脚改写操作。凡是“读修改写”的操作,CPU读的都是端口锁存器中的数据。4.在总线方式时,P0口不能再做通用的I/O端口。它分时输出地址、数据总线的信息(此时引脚不用外接上拉电阻
21、)。5.能驱动8个TTL门电路。,P0口特点小结:,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,地址高8位,控制,引脚 P2.X,3,内部上拉电阻,Vcc,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址高8位,控制,引脚P2.X,准双向I/O口:控制=0时,此脚作通用输出口:输出=高电平1时,1,1,0,截止,3,内部上拉电阻,1,1,Vcc,=1,=0,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址高8位,控制,引脚P2.X,准双向I/O口:控制=0时,此脚作通用输出口:输出=低电平0时,0,0,1,导通,3,内部
22、上拉电阻,0,0,Vcc,=0,=0,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址高8位,控制=1,引脚P2.X,控制=1 时,此脚作高8位地址A8A15输出口:当输出=1 时,1,0,截止,3,内部上拉电阻,1,=1,Vcc,=1,2,1,D,Q,CK,/Q,读引脚=0,读锁存器,写锁存器,内部总线,地址高8位,控制=1,引脚P2.X,0,1,导通,3,内部上拉电阻,0,=0,Vcc,=0,控制=1 时,此脚作高8位地址A8A15输出口:当输出=0 时,P2口作通用I/O口使用时:,准双向口。MUX倒向左边,输出级与锁存器“Q”端接通,P2口I/O操作完全与P1
23、口相同,P2口作地址总线高8位使用时:,在CPU的控制下,MUX倒向右边,接通内部地址总线,P2口的口线状态取决于片内输出的地址信息,P2口的驱动能力:驱动4个TTL门,P2口在系统使用外部存储器时,做高八位的地址总线。P2口使用时注意:a)当应用系统扩展有大于256B而小于64kB的外部存储器,且P2口用于输出高8位地址时,P2口不能再作通用IO口使用。使用如:movx a,dptr;访问外部数据存储器 movc a,a+dptr;访问外部程序存储器 这里使用了16位的寄存器DPTRb)在应用系统扩展片外存储器容量小于256字节的系统中,可以使用“MOVX Ri”类指令访问片外存储器,仅由P
24、0口输出低8位地址,此时P2口可作通用IO口用。c)在外部扩充的存储器容量大于256B而小于64kB时,可以采用软件方法利用P1P3中的某几位口线输出高8位地址,而保留P2口中的部分或全部口线作通用IO口用。,P2口特点:,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,第二功能输出,引脚 P3.X,3,内部上拉电阻,Vcc,第二功能输入,4,通用准双向I/O时,第二功能输出自动=1,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,第二功能输出(WR,RD,TxD),引脚 P3.X,3,内部上拉电阻,Vcc,4,第二功能输出时,内部自动 D=1,1,1,1,
25、反相器,2,1,D,Q,CK,/Q,读引脚,读锁存器,写锁存器,内部总线,此端自动1,引脚 P3.X,3,内部上拉电阻,Vcc,第二功能输入(RxD,T0,T1,INT0,INT1),4,第二功能输入时,信号经缓冲器4 直接进入内总线,1,1,1,0,截止,P3作第一功能口使用时:,输出控制线为高电平,与非门的输出取决于锁存器“Q”端的状态,P3口的I/O操作和P1口相同。,P3作第二功能口使用时:,相应的口线锁存器必须为“1”,与非门的输出取决于第二功能输出线。,P3的驱动能力:驱动4个TTL门,第二功能输入时,信号取自第一个缓冲器(下右)的输出端;第二个缓冲器(下左)的输出,仍是第一功能的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 自动控制 PPT 课件
![提示](https://www.31ppt.com/images/bang_tan.gif)
链接地址:https://www.31ppt.com/p-5594525.html