《MOS集成电路》PPT课件.ppt

《《MOS集成电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《MOS集成电路》PPT课件.ppt（79页珍藏版）》请在三一办公上搜索。

1、1,9-6 MOS工艺,我们主要要了解各次光刻版的作用，为学习版图设计打下基础。,(1)外延生长 外延生长为在单晶衬底(基片)上生长一层有一定要求的、与衬底晶向相同的单品层的方法。生长外延层有多种方法，但采用最多的是气相外延工艺，常使用高频感应炉加热，衬底置于包有碳化硅、玻璃态石墨或热分解石墨的高纯石墨加热体上，然后放进石英反应器中，也可采用红外辐照加热。,2,(2)氧化 SiO2在集成电路的制造中起着非常重要的作用，它不仅是器件掺杂的掩蔽膜，而且还是器件表面的保护层和钝化膜，因此在现代集成电路工艺中，氧化工艺是不可缺少的基本工艺技术。生长SiO2层的方法不止一种，但在大规模集成电路的制造中主

2、要采用热氧化法形成SiO2层，其原因是以热氧化法生长的SiO2层质量最好。,3,(3)掺杂 掺杂是指将需要的杂质掺入到半导体特定的区域中的技术。掺杂的目的是改变半导体的电学性质，制造PN结二极管、NPN和PNP晶体管、电阻器等。在集成电路生产中扩散和离子注入掺杂是常用的两种掺杂技术。,4,(4)光刻 在集成电路的光刻工艺中，采用照相复印的方法，将光刻版上的图形精确地复制在涂有感光胶的二氧化硅膜或者金属蒸发薄层上，利用光刻胶的抗蚀作用，对二氧化硅或金属层进行选择性的化学腐蚀，从而将光刻版(也叫掩膜版)上的图形完全准确地复制在二氧化硅层或金属层上。在集成电路的制造工艺中，加工工艺次数最多的是光刻，

3、如在MOS晶体管的制造过程中，在二氧化硅薄膜上开窗口、制造多晶硅极、引出铝电极连线等都必须利用光刻工艺。图651所示为在二氧化硅薄膜上开窗口的光刻工艺步骤。,5,6,(5)刻蚀将光刻得到的抗蚀膜图形完全转换到晶片表面上的方法之一就是将未被抗蚀膜掩蔽的部分有选择性地腐蚀掉。(6)淀积淀积工艺是指在晶片上淀积一层薄膜的过程。其主要用于制造导电的电极、元器件之间的互联线以及绝缘膜、钝化膜等。(7)钝化为了防止外界因素和气氛对半导体器件的电性能产生影响，除将器件j荟片密封在一个特制的外壳外，还要在器件的最外层覆盖一层保护膜或叫钝化膜.,7,CMOS工艺中的无源器件及版图,从电路的观点看，集成电路可以认

4、为是由有源和无源两类元件组成的。简单地讲需要能(电)源的器件叫有源器件，不需要能(电)源的器件就是无源器件。有源器件一般用来信号放大、变换等，无源器件用来进行信号传输，或者通过方向性进行“信号放大”。电阻、电容、电感、开关等属于无源器件。在此我们对CMOs工艺中的无源器件进行简单介绍。,8,(1)电阻CMOS工艺中的电阻主要有扩散电阻、多晶硅电阻和N阱(或P阱)电阻。另外，虽然不常用，金属也能用作电阻。,9,10,(2)电容CMOs工艺中的电容也主要有三种。一种称作MOS电容，由一层有效互联层(金属或多晶硅)、中间介质(二氧化硅)层和其下的硅晶体形成。,11,第二种类型的电容是在栅多晶硅上再形

5、成多晶硅层(由介质隔离)，如图667所示，其介质是一层薄的SiO2层。,12,(2)电感电感就是导线内通过交流电流时，在导线的内部及其周围产生交变磁通，导线的磁通量与产生此磁通的电流之比。因此，电感可作为稳定电流的组件，还可作为相位匹配的组件，还可作为低通的组件。当然，电感的用途更有多样的变化，如储能、放能、谐振、旁路等。电感是一种十分有用的电路元器件，但是为了要得到所需要的电感量，导线可能会相当长，因此可以通过制作螺旋电感的方法来节省空间。简单地说，螺旋电感就是将导线绕成螺旋形状，如图6610所示。但螺旋电感仍然会耗费很大的版图面积。,13,14,CMOS工艺中的有源器件及版图,有源器件是C

6、MOS工艺中的主要器件，从物理结构、电路功能和工程参数上，有源器件可以分为分立器件和集成电路两大类。三极管及各种晶体管属于分立有源器件，运算放大器、比较器、锁相环、触发器、寄存器等属于集成电路有源器件。,15,16,17,18,一、N沟E/D MOS电路的铝栅工艺流程：,铝栅即栅极用Al制作,1、衬底制备,PSi,2、场区氧化,PSi,SiO2,3、漏源光刻（MK1）,PSi,4、P扩散（附带有氧化）,PSi,n,n,5、刻栅，预刻引线孔（MK2）,PSi,n,n,6、栅氧化,PSi,n,n,7、VTD调整（MK3）,8、VTE调整（MK4）,9、引线孔光刻（MK5）,PSi,n,n,10、蒸

7、铝,PSi,n,n,11、反刻铝（MK6）,PSi,n,n,19,二、N沟MOS硅栅工艺,用重掺杂的多晶硅做栅极,20,PSi,PSi,PSi,1、衬底制备，场区氧化,2、刻有源区（MK1）,3、栅氧化,21,PSi,PSi,4、刻接触孔（MK2）,5、淀积多晶Si,22,PSi,PSi,n,n,6、反刻多晶Si（MK3）,7、漏源扩散（P）（附带氧化）,23,PSi,n,n,PSi,n,n,8、淀积SiO2,9、刻引线孔（MK4）,24,PSi,n,n,10、蒸铝、反刻（MK5）,25,硅栅工艺的优点：,1、栅自对准：自对准是一种在圆晶片上用单个掩膜形成不同区域的多层结构的技术，它消除了用多

8、片掩膜所引起的对准误差。在电路尺寸越来越小的情况下，这种方法用得越来越多。在硅栅工艺中，栅极起漏源扩散的掩膜作用，可以实现自对准的源极和漏极的离子注入，使栅区与漏、源交迭部分减小，寄生电容,PSi,26,形成了图形的多晶硅条用作离子注入的掩膜，用自己的“身体”挡住离子向栅极下结构（氧化层和半导体）的注入，同时使离子对半导体的注入正好发生在它的两侧，从而实现了自对准。原来呈半绝缘的多晶硅本身在大量注入后变成低电阻率的导电体。可见多晶硅的应用实现了“一箭三雕”之功效。,PSi,n,n,27,2、漏、源尺寸可小 A：扩散之前进行栅氧化，避免了栅氧化时的再分布，可得到浅结（纵向看）B：铝引线可与栅区重

9、迭，因中间有绝缘层；而铝栅工艺铝引线与栅极在一个平面上，中间需要有间隔,28,PSi,n,n,铝栅：,D/S,S/D,间隔,2、刻栅，预刻引线孔,3、刻引线孔,4、反刻AL,1、漏源光刻,G,29,3、两层半布线 铝栅工艺：AL层、扩散层：两层布线 硅栅工艺：AL层 多晶Si层 扩散0.5层,两层半,扩散层之所以只有0.5层，是因为在做扩散层时多晶Si起掩膜作用，扩散层不能与多晶Si层交叉。,PSi,n,n,这里不可能有扩散层,30,三、CMOS 铝栅工艺,CMOS工艺是当代VLSI的主流工艺技术，其特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。CMOS工艺技术一般可分为三类，即

10、P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺,31,CMOS是在PMOS工艺基础上于1963年 发展起来的，因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择。由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差，使得在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件，在当时成为最佳的工艺组合。考虑到空穴的迁移率比电子迁移率要低近2倍多，且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。因此，采用p阱工艺有利于CMOS电路中两

11、种类型器件的性能匹配，而尺寸差别较小。,P阱CMOS工艺,32,P阱CMOS工艺,P阱工艺用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N型衬底并使其呈P型特性的P型杂质，以保证N沟道器件的正常特性。P阱杂质浓度的典型值要比N型衬底中的高510倍才能保证器件性能。然而P阱的过度掺杂会对N沟道晶体管产生有害的影响，如提高了阈值电压，增加了源极和漏极对P阱的电容等。,33,P阱CMOS工艺,电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。P阱CMOS的基本结构：,34,NSi,NSi,NSi,P,P,1、场区氧化，P阱光刻（MK1）

12、,2、阱区B注入及 再分布（注入之前要注入氧化）,3、刻PMOS的漏源区 和P型隔离环（MK2）,35,NSi,P,p+,p+,p+,p+,n+,n+,VDD,P型隔离环的作用：,VDD,S S,P管,N管,防止形成寄生沟道,36,NSi,P,P,4、B扩散,37,5、刻NMOS漏源区和N型隔离环,NSi,P,p+,p+,p+,p+,38,NSi,P,p+,p+,p+,p+,n+,n+,n+,n+,6、P扩散,39,7、刻栅，预刻引线孔,NSi,P,p+,p+,p+,p+,n+,n+,n+,n+,40,NSi,P,p+,p+,p+,p+,n+,n+,n+,n+,8、栅氧化,41,NSi,P,p

13、+,p+,p+,p+,n+,n+,n+,n+,NSi,P,p+,p+,p+,p+,n+,n+,n+,n+,9、刻引线孔,10、蒸AL，反刻,42,四、硅栅CMOS条栅工艺,N阱CMOS工艺 为了实现与LSI的主流工艺（E/D NMOS）完全兼容，n阱CMOS工艺得到了重视和发展。它采用与E/D NMOS相同的p型衬底制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种器件的阈值电压。和P阱CMOS相反，它是在P型衬底上形成N阱。在这种情况下，N阱中和了P型衬底，P沟道晶体管会受到过度掺杂的影响。早期的N阱工艺和P阱工艺两者并存发展。但由于N阱CMOS工艺的一系列优

14、点，因此成为更常用的工艺。,43,n阱CMOS工艺的优点,1、与E/D NMOS工艺完全兼容，可以直接利用已经高度发展的NMOS工艺技术。2、制备在轻掺杂衬底上的NMOS器件性能得到了最佳化-保持了高的电子迁移率，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。这个优点对动态CMOS电路的性能改进尤其明显，因为在动态电路中仅采用很少数目的PMOS器件。3、由于电子迁移率较高，因而n阱的寄生电阻较低。电子碰撞电离所产生的衬底电流，在n阱CMOS中通过较低寄生电阻的衬底流走，而在p阱CMOS中则通过p阱较高的横向电阻泄放。故产生的寄生衬底电压在n阱CMOS中

15、比p阱的要小。,44,4、在n阱CMOS中寄生的纵向双极型晶体管是PNP型，其发射极电流增益较低，n阱CMOS结构中产生锁定效应的几率较p阱为低。5、由于n阱CMOS的工艺步骤较p阱CMOS简化，这有利于提高集成度。例如，由于磷在场氧化时在n阱表面存在分凝效应，可以取消对PMOS的场注入和隔离环。,45,N阱CMOS芯片剖面示意图,46,P型硅晶片,N阱CMOS工艺,47,P型硅外延层（外延生长）,48,N阱（涂胶）,49,N阱（曝光）,50,N阱（显影）,51,N阱（离子注入）,52,N阱（去光刻胶）,53,N阱（退火N阱杂质推进、生成氧化层）,54,N阱（去除退火过程中生成的氧化层）,55

16、,场氧化区（涂胶）,56,场氧化区（曝光）,57,场氧化区（显影）,58,场氧化区（氧化）,59,场氧化区（去光刻胶）,60,多晶硅栅（生长栅氧化层）,61,多晶硅栅（淀积多晶硅）,62,多晶硅栅（涂胶 曝光 显影 刻蚀多晶硅）,63,多晶硅栅（刻蚀栅氧化层）,64,P沟道MOSFET源漏扩散区（涂胶曝光显影注入P型杂质）,65,P沟道MOSFET源漏扩散区（去光刻胶退火去氧化层）,66,N沟道MOSFET源漏扩散区（涂胶曝光显影注入N型杂质）,67,N沟道MOSFET源漏扩散区（去光刻胶退火去氧化层）,68,互连线（淀积氧化层涂胶曝光显影刻蚀接触孔去光刻胶）,69,互连线（溅射第一层金属涂胶曝光显影刻蚀第一层金属互连线去光刻胶）,70,互连线（淀积绝缘层涂胶曝光显影刻蚀通孔去光刻胶）,Polyimide：聚酰亚胺，聚合物具有强度高,绝缘性优良,耐高温,耐辐射,耐腐蚀等性能。可用作耐高温绝缘材料,71,互连线（溅射第二层金属涂胶曝光显影刻蚀第二层金属互连线去光刻胶）,72,互连线（淀积绝缘层涂胶曝光显影刻蚀通孔去光刻胶）,73,互连线（溅射第三层金属涂胶曝光显影刻蚀第三层金属互连线去光刻胶）,74,互连线（淀积钝化层涂胶曝光显影刻蚀压焊区去光刻胶）,75,9-7 版图举例,76,77,E/D 倒相器,78,例3：,79,例4：CMOS 倒相器,