《硬件介绍》PPT课件.ppt

《《硬件介绍》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《硬件介绍》PPT课件.ppt（43页珍藏版）》请在三一办公上搜索。

1、FPGA/CPLD硬件基础,武 斌,CPLD/FPGA芯片,那么是CPLD/FPGA？如何改写数字逻辑？有赖于三个条件:电路集成度不断提高 SSIMSILSIVLSI计算机技术的发展设计方法的发展：自下而上自上而下,CPLD/FPGA器件的优点,芯片集成度高、功耗低、可靠性高、硬件资源丰富 FPGA/PLD开发周期短、投入小、风险小 满足用户多样性需求，避免ASIC风险具有完善先进的开发工具可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能保密性较好,FPGA/CPLD发展历史-PROM-PAL-GAL-PLD-CPLD/FPGA,固定数字逻辑PROMPALGAL20世纪80年代中期

2、：Xilinx-FPGA Altera-E/CPLD20世纪90年代中期：ISP技术的高密度器件,与或式组合逻辑,输入,输出,CPLD/FPGA的发展趋势,向高集成度、高速度方向进一步发展最高集成度已达到400万门向低电压和低功耗方向发展，5V3.3V2.5V1.8V1.5V 1.2V内嵌多种功能模块RAM，ROM，PLL，差分接口，硬件乘法器其他可编程IP：cpu，通信接口等向数、模混合可编程方向发展,FPGA/CPLD分类按集成度,低密度：1万门PAL,GAL,PROM中密度：1-10门高密度：100门已经有超过400万门的器件CPLD,FPGASOC（System On a Chip）,

3、CPLD/FPGA分类逻辑结构,基于乘积项（Product-Term）技术基于查找表（Look-Up table）技术，1，SRAM 工艺的大规模FPGA(10,000门以上)，可反复在线编程，每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序。2，EEPROM 或Flash工艺的中小规模FPGA(5,000门以下)，反复编程，不用每次上电重新下载。基于反熔丝（Anti-fuse）技术的FPGA。OTP Actel器件,逻辑元件符号表示,PLD的逻辑符号表示方法,与门,乘积项,PROM结构,与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用

4、于数据存储器，不适于实现逻辑函数。EPROM和EEPROM,用PROM实现组合逻辑电路功能,实现的函数为：,固定连接点（与）,编程连接点（或）,逻辑元件符号表示,PAL原理,AnBnCn,AnBn,AnCn,BnCn,用PAL实现全加器,PAL与PROM区别,GAL结构,GAL器件：用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列，可实现时序电路。,逻辑宏单元,OLMC,CPLD内部结构（Altera的MAX7000S系列）,逻辑阵列模块,I/O单元,连线资源,逻辑阵列模块中包含16宏单元,宏单元内部结构,乘积项逻辑阵列,乘积项选择矩阵,可编程触发器,扩展乘积项,可编程连线阵列PIA,I/

5、O控制块,FPGA结构原理图,三个部分组成：可编程逻辑块（LAB）可编程输入输出模块（IOB）可编程内部连线（PIC）,IOB,LAB包含多个逻辑单元（LE）,PIC,Each LAB consists of the fo 16 LEs，LAB control signals，LE carry chains Register chains，Local interconnect,LE（logic element）内部结构,查找表的基本原理,N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式,查找表的基本原理,N个输入的逻辑函数需要2的N次方的容量

6、的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式,查找表,与门,查找表,与门,查找表,与门,d3:0,d7:4,d11:8,FPGA的可编程互连线,FPGA的可编程互连线较多采用反熔丝的多路开关类型：编程方式是一次性的反熔丝和采用多路开关实现逻辑。,编程后的逻辑连接示例,A,B,可编程的I/O单元,能兼容TTL和CMOS多种接口和电压标准可配置为输入、输出、双向、集电极开路和三态等形式能提供适当的驱动电流降低功耗，防止过冲和减少电源噪声支持多种接口电压（降低功耗）1.20.5um,5V0.35um,3.3V0.25um,internal 2.5V,I/O3.3V0.18um,in

7、ternal 1.8V,I/O，2.5V and 3.3V,差分接口,可编程连线阵列,在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。,FPGA中的嵌入式阵列（EAB）,可灵活配置的RAM块用途实现比较复杂的函数的查找表，如正弦、余弦等。可实现多种存储器功能，如RAM，ROM，双口RAM，FIFO，Stack等灵活配置方法：2568，也可配成5124,内部晶体震荡器,高速反向放大器用于和外部晶体相接，形成内部晶体振荡器。提供将振荡波形二分频成对称方波的功能。,CPLD与FPGA的区

8、别,FPGA与CPLD的区别,FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。,CPLD/FPGA的编程与配置 在系统编程技术(ISPIn System Program),对CPLD/FPGA的逻辑功能可在线随时进行修改,由Lattice公司率先发明优点：方便硬

9、件的调试方便硬件版本的升级，类似于软件升级,In System Program,在系统编程技术,芯片安装焊接,1.将PLD/FPGA焊在PCB板上 2.接好编程电缆 3.现场烧写PLD芯片,编程引脚,边界扫描测试技术BSTBoundary Scan Test,据IEEE1149.1标准JTAG，用于解决大规模集成电路的测试问题。现在新开发的可编程器件都支持边界扫描技术，并将其作为ISP接口。在DSP开发和嵌入式处理器的开发中应用得非常广泛。,边界测试原理,大规模PLD产品概述,Xilinx公司的PLD器件,1.Virtex-6系列FPGA,2.Spartan-6器件系列,3.XC9500/XC

10、9500XL系列CPLD,4.Xilinx Spartan-3A系列器件,5.Xilinx的IP核,大规模PLD产品概述,Altera公司的PLD器件,1.Stratix 4/6 系列FPGA,2.Cyclone 4系列FPGA,3.Cyclone系列FPGA（低成本FPGA）,4.Cyclone II系列FPGA,5.Cyclone III系列FPGA,6.MAX系列CPLD,7.MAX II系列器件,8.Altera宏功能块及IP核,1K100C208,管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度（P-P）250MHz内部资源4992个逻辑单元10万个逻辑门49152 bit的RAM,