《相关知识回顾》PPT课件.ppt
《《相关知识回顾》PPT课件.ppt》由会员分享,可在线阅读,更多相关《《相关知识回顾》PPT课件.ppt(69页珍藏版)》请在三一办公上搜索。
1、相关知识回顾:,逻辑运算,逻辑门,第三章 组合逻辑电路,与或非异或同或,非门与门或门与非门或非门异或门同或门,本章任务:,1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用,由逻辑门组成,(2)学习常用中规模集成模块,(3)了解电路中的竞争和冒险现象,本章重点,(1)掌握分析和设计组合电路的基本方法,加法器 比较器译码器 编码器选择器 分配器,本章基本内容,(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用,第三章 组合逻辑电路,第一节 组合电路的分析和设计,第五节 奇偶检验电路,第六节 模块化设计概述,第七节 组合电路中的竞争与冒险,第二节 算术逻辑运算及数值比较组件,第三节
2、 译码器和编码器,第四节 数据选择器和数据分配器,小结,一、组合电路,二、组合电路的分析,三、组合电路的设计,第一节 组合电路的分析和设计,请大家参考讲义:P102109组合逻辑系统的建模P234256 5-1数字电路系统的基本分析概念,5-2组合逻辑电路系统的逻辑分析。,一、组合电路,输入:,逻辑关系:Fi=fi(X1、X2、Xn)i=(1、2、m),特点:,电路由逻辑门构成;,不含记忆元件;,输出无反馈到输入的回路;,输出与电路原来状态无关。,输出:,X1、X2、Xn,F1、F2、Fm,讲义的P95963-1-1组合逻辑,数字电路系统的基本分析概念,数字电路系统的基本逻辑功能结构,即逻辑图
3、真值表逻辑表达式,实现数字逻辑系统的数字电路又叫物理模型,从物理模型和逻辑模型中提炼出来的基本参数:频率、时序、电平、负载即测试参数。,理想数字电路(与电器特性参数无关)的逻辑功能描述,主要是指逻辑电平的高低,脉冲特性分析。,电路确定之后,对信号的条件要求及信号确定后对电路的要求。,讲义P234252,数字电路系统的基本分析概念,数字电路系统分析,数字电路分析,数字逻辑分析,给定数字系统分析其逻辑功能,进行输入输出信号,电路参数,延时等分析。,系统仿真分析,使用EDA软件对系统的物理模型和逻辑模型进行分析、设计、测试的统称。,物理模型仿真的优点是具有直观性,适合于分析电路的行为和参数特性,以及
4、参数特性对行为特性的影响。属于底层仿真。,逻辑模型仿真不考虑器件的物理参数特性,只按照逻辑图、真值表或逻辑函数系统的逻辑行为仿真。属于高层仿真。,二、组合电路的逻辑分析,分析已知逻辑电路功能,步骤:,输出函数表达式,简化函数,真值表,描述电路功能,已知组合电路,讲义P252256,物理模型(电路图),因此该电路为少数服从多数电路,称表决电路。,解:(1)由电路图得逻辑表达式,(2)由逻辑表达式得真值表,(3)功能分析:,多数输入变量为1,输出F为1;,多数输入变量为0,输出 F为0。,例:试分析下图所示逻辑电路的功能。,解:(1)由电路图得 表达式,(2)列出 真值表,自然二进制码,格雷码,(
5、2)列出 真值表,(1)由电路图得表达式,本电路是自然二进制码至格雷码的转换电路。,(3)分析功能,注意:利用此式时对码位序号大于(n-1)的位应按0处理,如本例码位的最大序号i=3,故B4应为0,才能得到正确的结果。,推广到一般,将n位自然二进制码转换成n位格雷码:Gi=BiBi+1(i=0、1、2、n-1),自然二进制码至格雷码的转换,三、组合电路的设计,步骤:,根据要求设计出实际逻辑电路,选择所需门电路,根据设计要求,参考讲义P345372:组合逻辑系统的建模,例:半加器的设计,解:(1)半加器真值表,(2)输出函数,分析:半加器是将两个一位二进制数相加求得和及向高 位进位的电路。因此,
6、有两个输入(加数与被加 数)及两个输出(和与进位)。,设被加数和加数分别为A和B,和与进位分别为S、C,真值表为:,(3)逻辑图,(4)逻辑符号,(2)输出函数,由表达式知,若无特别要求,用一个异或门和一个与门即可实现半加器电路。电路图为:,半加器逻辑符号,将用“异或”门实现的半加器改为用“与非”门实现,函数表达式变换形式:,用“与非”门实现半加器逻辑图如图所示:,全加器是实现,例:全加器的设计。,学生自己完成逻辑电路,全加器逻辑符号,全加器真值表,一位二进制数,一位二进制数,低位来的进位,例:试将8421BCD码转换成余3BCD码。,(2)卡诺图,(1)真值表,(2)卡诺图,(3)表达式,(
7、4)电路图,(3)表达式,第二节 算术逻辑运算及数值比较器,一、加法器,(一)加法器的功能与分类,功能:实现N位二进制数相加,按实现方法分类:串行进位加法器 超前进位加法器,讲义P257258,(1)串行进位加法器,如图:用全加器实现4位二进制数相加。,注意:CI0=0,和,进位,(2)超前进位加法器,进位位直接由加数、被加数和最低位进位位CI0形成。,直接形成进位,四位加法器的逻辑符号,N位加法运算、代码转换、减法器、十进制加法。,(二)加法器的应用,例:试用四位加法器实现8421BCD码至余3BCD码的转换。,解:余3码比8421码多3,因此可用四位二进制加法器实现代码的转换。,A3-A0
8、:8421码,B3-B0:0011(3),CI0:0,输入 A(a3a2a1a0)B(b3b2b1b0):输出(A B)=1;,二、数值比较器,(一)功能:能对两个相同位数的二进制数进行比较的器件。,(1)逻辑符号:,A:四位二进制数输入(3为高位),AB、AB、A=B:输出,高有效。,a b、a b、a=b:控制输入端,高有效。,(2)逻辑功能:,B:四位二进制数输入(3为高位),A(a3a2a1a0)B(b3b2b1b0):(A B)=1;,A(a3a2a1a0)=B(b3b2b1b0):由控制输入决定。,讲义P267269,(二)比较器的应用,例:八位二进制数比较。,例:用比较器构成用8
9、421BCD码表示的一位十进制数四舍五入电路。,解:A3A0:8421BCD码,解:位扩展,用两片4位比较器,,低位的输出与高位的控制输入连接。,B3B0:0100(十进制数4),A B:输出端用于判别。,第三节 译码器和编码器,(特定含义:规则、顺序),二进制代码,某种代码,译 码,编 码,译码器,编码器,一、译码器,(一)二进制译码器,二进制译码器输入输出满足:m=2n,如:24译码器 38译码器 416译码器,(二)十进制译码器,又称:二十进制译码器 或:410译码器,译码输入:n位二进制代码,译码输出m位:,一位为1,其余为0,或一位为0,其余为1,74LS139,74LS138,(二
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 相关知识回顾 相关 知识 回顾 PPT 课件
链接地址:https://www.31ppt.com/p-5558040.html