《时序电路基础》PPT课件.ppt

《《时序电路基础》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《时序电路基础》PPT课件.ppt（75页珍藏版）》请在三一办公上搜索。

1、第4章 时序电路基础,组合电路：即刻输出仅与即刻输入有关，与原状态无 关。,时序电路：即刻输出不仅与即刻输入有关，而且与电路原状态有关。,时序电路的基本特点是具有记忆过去输入的功能。而触发器是一种常用的记忆元件。,1.有两个稳定状态“1”、“0”。,电路特点：不存在内部反馈,电路特点：存在内部反馈。,特点：,2.无外加触发脉冲输入，触发器维持原状态 不变，即具有记忆功能。,4-1 集成触发器,一.基本R-S触发器,可由与非门、或非门、与或非门构成。,例:由两个与非门交叉耦合而成,约定：,有两个输入端 两个输出端,当 时，称触发器状态为0 当 时，称触发器状态为1,1.分析：,触发器被置“0”，

2、为置“0”端,触发器被置“1”，为置“1”端,保持,如果 持续时间相同，并且同时由，那么Q、状态不定，由门的延迟时间决定，延迟短的门先翻转。,2.功能描述：,(1)状态转移真值表,描述触发器在输入信号作用下，触发器的下一稳定态Qn+1与触发器原状态Qn、输入信号之间关系的表格,真值表、特征方程、状态转移图、激励方程,(2)特征方程(状态方程),(3)状态表-真值表的另一种表达形式,将真值表画成表格的形式,描述触发器逻辑功能函数的表达式，称为特征方程或状态方程。,(4)状态转移图和激励表,(a)状态转移图是以图形的方式描述触发器状态的变化规律，圆圈代表触发器的状态，箭头表示转移方向，箭头旁标注转

3、移条件,(b)激励表 触发器由当前状态Q转移至确定的下一状态Qn+1时，对输入信号的要求,一般分析触发器时，用真值表、状态表、状态方程一般设计触发器时，用状态转移图、激励表。,(5)逻辑符号,表示低电平输入有效,(6)波形,3.应用举例,用于克服机械开关的抖动现象,典型的集成R-S触发器,P147，图4-1-6,P147，表4-1-3,二.时钟R-S触发器,基本RS触发器随信号的变化而变化，但在实际运用中，常常需要触发器信号的输入仅作为触发器发生转移的条件，而不希望触发器状态随输入信号发生变化时立即发生相应变化，从而出现了各种时钟控制的触发器。,1.工作原理,CP=0时，保持CP=1时，工作,

4、2.功能描述,R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1,（1）,（2）,（3）,3.应用：数据锁存器,波形,（4）,（6）,4.空翻现象,空翻：指在同一个CP脉冲作用期间，触发器发生二次或二次以上的翻转。,缺点：空翻降低了电路的抗干扰能力，有时会引起电路的误动作。,改进：电平触发变为边沿触发,功能上分：D触发器、JK触发器,结构上分：主从型和边沿型,三.D触发器,真值表 D Qn+1 0 0 1 1,（1）,1.逻辑功能,（2）特征方程 Qn+1=D,（4）,（5）,Qn Qn+1 D0 0 00 1 1 0 01 1 1,（3）,*异步置“0”、置“1”端的作用,2.脉

5、冲工作特性,由于门电路存在传输延迟时间，为使触发器能正确地变化到预定的状态，输入信号与时钟脉冲之间应满足一定的时间关系-脉冲工作特性。,tset：,th：,建立时间,保持时间,时钟高、低电平持续时间,3.移位寄存器,特点：1.在CP作用下，右移；CP=0保持。2.各触发器状态同时变化，为同步。,4.计数器,计数器：用以累加所收到的时钟脉冲(计数脉冲)的个数,(1)二进制计数器(又称模2计数器或二分频器),(2)2k进制计数器,加法计数器,特点：各触发器的CP端并非受同一个脉冲信号控制，它们的状态变化不是同步发生的，称为异步时序电路，又因为该电路的输入信号是脉冲，故又称为脉冲异步电路。,四 J-

6、K触发器,1.逻辑功能,(1)真值表 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn,(2)特征方程,(3),Qn Qn+1 J K0 0 0 0 1 1 0 11 1 0,(4),(5),2.主从型J-K触发器的功能特点,3.应用举例,构成异步计数器,五.T与 触发器,六 异步计数器,方法：,(1)代表最低位的触发器FF0的CP端总是接外加的计数脉冲；,1.将k个 触发器级联起来，便可构成2k进制异步计数器。,(2)其余的,2.对2k进制计数器作适当修改，便可构成非2k进 制的计数器(只需会分析),例：分析以下逻辑电路,3.通过级联便可方便地扩大异步计数器的规模,4-2

7、 同步时序电路,在实际地数字系统中，同步时序电路得到了最为广泛地应用。,一.同步时序电路地结构和代数法描述,1.结构,例：分析如下电路,由分析可见：,当原状态不同时，输出不同。所以时序电路的输出不仅与输入有关，而且与原状态有关。,特点：,由门电路，触发器构成,一般结构：,组合网络至少有一个输出反馈到存贮网络的输入端，存贮电路的状态至少有一个作为组合网络的输入。,X=X1、X2.Xk外部输入信号,Q=Q1、Q2.Qr触发器输出,W=W1、W2.Wr部分输出，触发器的输入,Z=Z1、Z2.Zm电路的外部输出,2.分类：,米里型(mealy)：Z是输入变量和状态变量的函数Zi=fiX、Q,莫尔型(m

8、ori)：Z仅是状态变量的函数 Zi=fiQ,3.代数法描述：,例1：P162 图4-2-1,米里型,例2：P163 图4-2-3,Z=Q2 莫尔型,二.米里型电路的状态表,导出电路状态表的步骤：,(1)写出各触发器的激励方程及电路的输出方程,(2)把激励方程代入触发器的特征方程，导出各触发器的次态方程,(3)由输入变量和现态变量计算出次态变量和输 出变量的值，并填入卡诺图。即得电路的状态表,(4)由状态表画出状态图,例1：P162 图4-2-1,Q2Q1,X,0,1,00,10,11,01,Q2n+1Q1n+1/Z,同步可控四进制加/减计数器。,例2.分析如图所示电路,A B Qn Qn+1

9、 Z 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1,Q,AB,1,0,00,01,11,10,Qn+1/Z,结论：,串行加法器Z是和Q是进位并参与高一位的相加运算,三 莫尔型电路得状态表(图),导出电路状态表的步骤同米里型。,区别：因为莫尔型的输出与输入无关，仅与状态有关。所以在状态表中将电路的输出单列在状态表的右侧。,例：P163 图4-2-3,Z=Q2,Q2Q1,AB,00,00,01,01,11,11,10,10,Z,特点：,功能：,结论：,对输入信号A、B运算的结果Z要滞后

10、一段时间，待CP上升沿到来时才能得到，而不能随着信号的变化立即变化。,A、B串行输入，Z是A、B相加的结果，且滞后于一个周期。,同一逻辑功能既可用米里型电路又可用莫尔型电路实现，功能上相同，时序关系略有不同。,四 功能表描述,实际电路通常比较复杂，输入变量和状态变量也多得多，其逻辑功能往往难以用状态表和状态图来描述，在这种情况下通常用功能表来描述。,例：分析P168 图4-2-11所示电路的功能,分析：包含6个触发器，有6个状态 5个外部输入C1C2、X1X2X3,2个时钟信号CPA、CPB,分成三部分：由CPA控制的A组触发器FF1FF3 CPB控制的B组触发器FF4-FF6 由C1C2控制

11、的门电路控制电路,C1C2=00 C=0 CPA、CPB门电路关闭，A、B触发器保持,3.C1C2=10 C=1 X1X2X3在CPA作用下，送FF1-FF3；并在CPB作用 下将原存于A组的数据存入B组,2.C1C2=01 C=1 X1X2X3在CPA作用下，送FF1-FF3，B组保持,功能表如下:,C1 C2 功能 0 0 保持 0 1 数据存入A；B保持 1 0 数据存入A；且B从A取得数据 1 1 A保持；而B从A取得数据,4.C1C2=11 C=0 A触发器保持，B组在CPB作用下从A组获取数据,例1.P159 图4-1-21,五.自启动,我们知道N个触发器，有2n个状态编码，当状态

12、数N2n时，要对剩余的状态进行分析。,Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 1,功能：异步五进制加法计数器，能够自启动。,所谓自启动：该电路一旦离开有效序列，在CP作用下仍可自行回到有效序列。,例2.已知电路如图P169 图4-2-3所示，试导出其状态表和状态图，画出在初态Q1Q2Q3Q4=0000时的波形图，并分析其逻辑功能。,功能,(1)因各个触发器的Q依次轮流出现正脉冲脉宽等于TCP，周

13、期4TCP，故称为四路脉冲分配器或节拍发生器,(2)N=4，是移位型的模4计数器。,(3)另外12个状态为无效态，均通向有效序列具有自 启动。,六.异步信号的处理,1.异步输入信号的同步化 P172,2.异步握手信号 P173,特点：,4-3 集成计数器及其应用,计数器是一个十分重要的逻辑器件。如果输入的计数脉冲是秒信号，则可用模60计数器产生分信号，进而产生时、日、年信号；如果在一定的时间间隔内对输入的周期性脉冲信号计数，就可以测出该信号的重复频率。,一.集成计数器,常用集成计数器 P174 表4-3-1,不同点：,计数方式：,模及码制：,计数规律：,预置：,复位：,触发方式：,例1,计数方

14、式：同步 上升沿有效；模及码制：模16 二进制8421BCD。,加法：0000-1111 当Q3Q2Q1Q0=1111且CTT=1时，产生进位CO，即：CO=CTTQ3Q2Q1Q0,波形图见P17574163功能表见P176,例2,计数方式：同步上升沿有效，双时钟。,二.任意模值计数器,应用N进制中规模集成器件实现任意模值M(MN)计数分频器时，主要是从N进制计数器的状态转移表中跳越(N-M)个状态，从而得到M计数分频器。,常用：(1)利用清“0”端的复位法(2)利用置入控制端的置位法,1.利用清“0”端的复位法,例1：应用74163和74192的复位端构成模6的计数器,CR是异步复位且高电平

15、有效,注意：,(1)利用清“0”端的复位法构成任意模值计数器，计数器的起点必须为0,(2)异步复位端的产生状态比同步多一个状态，出现时间很短，有毛刺产生，与状态“0”在同一个CP中，是一个过渡状态。,2.利用置入控制端的置位法.,例：应用74163和74192的预置端构成模6的计数器,1010,同步预置端,注意：异步置位的过渡状态,利用CO,六进制,异步预置端,同步预置端,六进制,三.计数器的扩展,设集成计数器的模为n，若干片这样的计数器可以扩展成N(Nn)的计数器。,方法：,例2：用74163构成216加法计数器,“1”,“1”,“1”,“1”,24*24*24*24,例1：用74192构成

16、模为1000的计数器,10*10*10,例3：分析,N1=8,N2=5,所以：N=85=40,四.集成计数器应用举例,可编程分频器：,2.时标电路,改变预置控制端和预置数，就可以得到任意模值的计数(即分频比),用多极分频器级联和MUX选通的方法可构成多时标电路P182,序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号,(1)构成一个模P的计数器，计数器的输出作为数据选择器的地址输入端，其中P是序列长度。,4.脉冲分配器,3.序列发生器,方法：,(2)将欲产生的序列按规定的顺序加在数据输入端。,利用计数器及译码器构成。如图P183,4-4.集成移位寄存器及其应用,一.集成移位寄存器,功能表

17、见P184,M0M1：控制输入端,DSR右入、QD右出DSL左入、QA左出QAQBQCQD=ABCD并入,其中：,例1：74194,例2.：CD4031,Rin：循环输入,MC=1，Rin与Q相连，循环移位,64位串行移位寄存器,串行输入端Din、Rin,Din：外部输入端，MC=0 移入,二.移位型计数器,1.环形计数器P186,QAQBQCQD=1000,功能：实现模为4的计数。,(1)N位可以实现模N的计数。,(1)置数,M1M0=11,(2)右移,DSR=QD,M1M0=01,特点：,(2)电路简单，不需译码器。,2.扭环形计数器,N位可以实现模2N的计数。,DSR=QD,特点：,三.

18、串并变换器及并串变换器,例1.常有标志位的8位串并变换器,(1)清”0”,(2),(3)当28个CP后，“0”移入,作为交换结束的输出标志，并开始新一轮的变换,四.线性移位寄存器,用移位寄存器也可以构成信号发生器，结构如图。,当反馈函数具有如下形式：,则该时序电路称为线性反馈移位寄存器LFSR。,例1：,设原状态QAQBQCQD=1000,因为M1M0=01，所以右移,如图,QA：,(3)长度为2n-1的伪随机序列又称为M(最长)序列。,分析可知：,(1)1和0出现的概率接近相等，故称为伪随机序列。,如果从线性移位寄存器的各输出端同时并行地取出伪随机序列，则构成伪随机信号发生器。,4-5.随机

19、访问存储器,由许多触发器或其他记忆元件构成的、用以存储一系列二进制数码的器件。,字位。例26个英文字母、每个字母占8位，则存储容量：268,写入或读出，通称为访问。,分类：,ROM：只读存储器。只能从存储器中读出信息，不能写入。,存储器：,存储容量：,操作：,1.组成,44结构图：,一.RAM的组成原理,记忆单元、,地址译码器、,读/写控制电路、,输入、输出回路;(数据线、地址线、控制线),2.原理,44RAM：4个存储单元，每个存储单元包含4个记忆单元。,A1A0地址线：用以选择待访问的存储单元，称为寻址。,I/O3I/O1：数据线，双向,逻辑符号：,分：一元寻址(直接寻址)、二元寻址,例：

20、P193 图4-5-3 161的RAM。,3.译码方式,读写控制电路由双向控制器控制。,4.读写控制电路,二.静态RAM,静态RAM：记忆单元为静态记忆单元。,1.静态记忆单元,地址线10根：二元寻址方式。A9-A4行译码，产生64根行选择线；A3-A0列译码，产生16根列选择线。,I/O3I/O0，4根双向数据总线,2.静态2114RAM芯片介绍,P195 图4-5-7,容量10244，排成6464单元,常用的静态RAM芯片，见P195 表4-5-1,三.动态RAM,动态RAM：记忆单元为动态记忆单元,1.动态记忆单元,内部数据线,C：MOS管极间电容，用作存储电容，当C上充有一定量电荷时，

21、状态为1；否则为状态0。,由行选择线控制,特点：必须定期给电容补充电荷，称为刷新。,DRAM与SRAM的比较：,(2)主内存常采用DRAM，高速缓存则用SRAM。,(1)DRAM的最高容量为SRAM的4倍，但SRAM的速度却比DRAM快5倍以上，且无需刷新。,四.RAM扩展与地址译码,扩展：字扩展、位扩展,1.位扩展,地址线及控制线分别并联在一起，而数据线却分别作为存储信息的高位和低位。,方法：,例1：10241扩展成10248,地址线、数据线、控制线分别并联在一起，高位地址线作片选信号。,例：2568扩展成10248,2.字扩展,方法：,256 28 8根地址线 1024 210 10根地址线,例1：32768个存储单元，一次可访问8个单元。问：(1)数据线几根？(2)地址线几根？,例2：判下图的存储器的存储容量,210=1K,3.字、位扩展,P199 图-5-11(d),思考题：,数据线8根,地址线12根,4-6 应用实例,例：数码预置电路 P200 图4-6-1,该电路的功能是：将键盘按键信号变换成2位BCD码，并存储下来，与实际数相比较，控制装填装置的工作状态。,