《数字集成电路》PPT课件.ppt

《《数字集成电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《数字集成电路》PPT课件.ppt（225页珍藏版）》请在三一办公上搜索。

1、2023/7/16,1,第七章 数字集成电路及其应用,7.1 数字电路基础,7.2 集成逻辑门,7.3 组合逻辑电路,7.4 集成触发器,7.5 时序逻辑电路,2023/7/16,2,7.1 数字电路基础,7.1.1 概述7.1.2 基本逻辑运算和逻辑门7.1.3 逻辑代数基本运算规则和基本定律7.1.4 逻辑函数的代数法化简及其变换,2023/7/16,3,7.1.1 概述,一、电子电路中的电信号,1、模拟信号,随时间连续变化的信号,处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。,在模拟电路中，晶体管通常工作在放大区。,2023/7/1

2、6,4,2 数字信号,不随时间连续变化的跃变信号。,传递、加工、处理数字信号的电路称为数字电路：,对器件的精度要求不高，只要能可靠区分0和1两种状态即可。,它注重研究的是输入、输出信号之间的逻辑关系（条件和结果之间的因果关系）,工作信号是二进制的数字信号，在电路上表现为高、低电平(对应逻辑1和0）,在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。,2023/7/16,5,如：,脉冲信号 是一种不随时间连续变化的跃变信号，并且持续时间短暂。,高电平用逻辑1表示；低电平用逻辑0表示正逻辑；反之称为负逻辑。,2023/7/16,6,二 数制与码制,1.数制,计数体制的简称。,常用的进位计

3、数制有十进制(Decimal)、二进制(Binary)、八进制(Octal)、十六进制(Hexadecimal)。,十进制：组成十进制数的有09十个符号，这些符号称为数码，遵循“逢十进一”的规则。,二进制：仅有0和1两个数码，遵循“逢二进一”的规则。,八进制：有07八个数码，计数规则是“逢八进一”。,十六进制：有09、A、B、C、D、E、F十六个数码，计数规则是“逢十六进一”。,2023/7/16,7,数字电路中广泛应用的是二进制。,优点：用电路的两个状态-开、关来表示二进制数，数码的存储和传输简单、可靠。缺点：位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转

4、换成十进制数。,2023/7/16,8,对照表,2023/7/16,9,2 数制转换,（1）将R进制数转换为十进制数,按权展开再相加即可,2023/7/16,10,（2）将十进制数转换为R进制,十进制转换为R进制，需要将十进制数的整数部分和小数部分分别进行转换。对于整数部分可以用除基数取余法，即整数部分逐次除以基数R，先得到的余数为低位，后得到的余数为高位-基数除法。对于小数部分可用乘基数R取整法，先得到的整数为高位，后得到整数的为低位基数乘法。如（25.39）10转换为二进制：,2023/7/16,11,(25)10=a4 a3 a2 a1 a0=(11001)2,）整数部分转换,连除基数取

5、余法，逆序排列,2023/7/16,12,）小数部分,乘基数取整法，顺序排列,将(0.39)10转换二进制数,0.392=0.78 a-1=00.782=1.56 a-2=10.562=1.12 a-3=10.122=0.24 a-4=00.242=0.48 a-5=00.482=0.96 a-6=00.962=1.92 a-7=10.922=1.84 a-8=1,(0.39)10=(0.01100011)2 其精度达到2-8=0.4%,（25.39）10=11101.01100011,2023/7/16,13,（3）二进制与八进制、十六进制之间的转换,（0010 1010 1001.0101

6、 1110）2（2A9.5E）16,(001 011 010 110 111.101 011 010)2=(13267.532)8,1）二进制 转换为八进制、十六进制,转换为八进制：在小数点处，整数部分向左，小数部分向右，每3位一组，不够3位补0，每组为一位八进制数。,转换为十六进制：每4位一组，每组为一位十六进制数。,2023/7/16,14,2）八进制、十六进制转换为二进制,八进制数转换为二进制数：每位用相应的3位二进制数表示。,十六进制为转换二进制数：每位用相应的4位二进制数表示。,（A3.3F）16=（1010 0011.0011 1111）2,（123.321）8=（001 010

7、011.011 010 001）2,2023/7/16,15,3 码制,用文字、符号或数码来表示各个特定对象的过程，即建立这种代码与信息的一一对应的关系的过程，称为编码。,在数字技术中，常用二进制码0和1来表示文字符号等一些信息，这种特定的二进制码称为代码。,2023/7/16,16,自然二进制编码(简称二进制编码）,1位二进制数可以表示多少个“事物”？,2个,2位二进制数可以表示多少个“事物”？,4个,n位二进制数可以表示多少个“事物”？,2n个,代码,代码,代码,2023/7/16,17,常用的BCD代码,2023/7/16,18,7.1.2 基本逻辑运算和逻辑门,逻辑门电路是数字电路中最

8、基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,2023/7/16,19,1、与逻辑运算和与门,设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式：Y=A B,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,与逻辑真值表,2023/7/16,20,国内常用符号,欧美流行符号,A1=?,A0=?,AA=

9、?,A0A,2023/7/16,21,F,应用举例,2023/7/16,22,2、或逻辑运算和或门,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：Y=A+B,或逻辑真值表,1,1,1,0,2023/7/16,23,逻辑符号：,逻辑表达式：F=A+B,(b)惯用逻辑符号,(c)欧美逻辑符号,A+1=?,A+0=?,A+A=?,1AA,2023/7/16,24,3、“非”逻辑运算和“非门”,“非”逻辑关系是否定或相反的意思。,“非”逻辑关系是指决定某事件的条件只有一个，当条件具备时事件不发生，而条件不具备时事件发生。,2023/7/16,25,非门逻辑符号：,A10,

10、2023/7/16,26,4、复合逻辑运算和复合门,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,最常见的复合逻辑运算有：,与非运算、,或非运算、,异或运算、,同或运算,2023/7/16,27,（1）“与非”逻辑和与非门,“与非”门真值表,2023/7/16,28,（2）“或非”逻辑和或非门,“或非”门真值表,2023/7/16,29,（3）“异或”门电路,异或运算：输入变量相异时输出为；相同时输出为。,真值表,逻辑表达式：F=AB=,异或门逻辑符号：,2023/7/16,30,异或逻辑的运算规则为,0,1,1,0,A,1,0,2023/7/16,3

11、1,(3)“同或”门电路,同或运算：输入变量相同时输出为；相异时输出为.,真值表,逻辑表达式：F=AB=,同或门逻辑符号：,2023/7/16,32,对于两个变量来说，异或和同或,因此,互为反函数,2023/7/16,33,逻辑代数基本运算规则和基本定律,逻辑代数（又称布尔代数，1847年英国数学家乔治布尔首先系统论述，20世纪初期形成“布尔代数”），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是逻辑关系，而不是数

12、量关系。这是它与普通代数的本质区别。,2023/7/16,34,基本的逻辑运算：,从三种基本的逻辑关系，我们可以得到以下结论：,0 0=0 1=1 0=0,1 1=1,0+0=0,0+1=1+0=1+1=1,2023/7/16,35,1.逻辑代数运算法则（常量与变量的关系）,0-1律,重叠律,非非律(还原律),互补律,2023/7/16,36,2.逻辑代数的基本定律,（1）交换律,证:,（2）结合律,（3）分配律,A+1=1,2023/7/16,37,证明：,证明：运用分配律,（4）吸收律,()A+AB=A A(A+B)=A,(),(),A+AB=A,例如：,2023/7/16,38,（5）反

13、演律,可以列状态表证明。略,将函数中的：变成+，+变成；0变成1，1变成0；原变量变成反变量；反变量变成原变量。这样则得到原函数的反函数,2023/7/16,39,（6）冗余定律：亦称多余项定理,【证】,2023/7/16,40,7.1.4 逻辑函数的代数法化简与变换,一、逻辑函数的表达形式及其转换,逻辑函数输入与输出之间是一种确定的函数关系；即当输入变量的取值确定之后，输出变量的取值随之确定。,2023/7/16,41,逻辑函数的一般定义：,设某一逻辑电路的输入逻辑变量为 A1、A2、An，输出逻辑变量为F，如图所示。如果当A1、A2、An的值确定后，F的值就唯一的被确定下来，则F被称为A1

14、、A2、An的逻辑函数，,逻辑函数有5种表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。只要知道其中一种表示形式，就可转换为其它几种表示形式。,2023/7/16,42,（1）定义 简称状态表或真值表。将全部自变量的所有取值组合与其相应的逻辑函数值列成表格。,1、真值表：逻辑状态真值表,（2）真值表列写方法,每一个变量均有0、1两种取值，n个变量共有2n种不同的取值，将这2n种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。,2023/7/16,43,例如：当两个输入变量A、B相异时输出F为；相同时输出F为。写出真值表如下：,真值

15、表,2023/7/16,44,2、逻辑表达式,由逻辑变量和与、或、非等运算符连接起来所构成的式子。,（1）定义,(2)表达式列写方法 常采用与或表达式的形式；在真值表中选出使函数值为 1的变量组合；变量值为1的写成原变量，为0的写成反变量，得到其值为1的乘积项组合。将这些乘积项加起来（逻辑或）得到“与或”逻辑函数式。,2023/7/16,45,例根据真值表写出函数的逻辑表达式：,2023/7/16,46,3、逻辑图(Logic Diagram),由表示逻辑运算的逻辑符号和连线来实现逻辑函数功能的逻辑电路图称为逻辑图。,可以得到：逻辑表达式,同样，由逻辑表达式可以得到相应的逻辑图。,2023/7

16、/16,47,定义：由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。,4、波形图(waveform),2023/7/16,48,根据输入波形画出输出波形,A,B,2023/7/16,49,与或表达式,或与表达式,与非与非表达式,这些表达式反映的是同一逻辑关系，可以用若干门电路的组合来实现。在用门电路实现其逻辑关系时，究竟使用哪种表达式，要看使用哪种门电路。,常用的逻辑函数的表达形式,2023/7/16,50,例：图示是一控制楼梯照明的电路，在楼上、楼下各装一个单刀双掷开关，使得人在楼下开灯照亮楼梯，待人上楼以后再在楼上把灯关掉；同样也可以在楼上开灯，楼下关

17、灯。,分析：逻辑抽象，条件开关A、B投向上方或投向下方，结果灯亮或灭。,2023/7/16,51,输入变量A、B开关投向上方开关投向下方输出变量F灯亮灯灭,真值表,灯亮的逻辑式可化为：,2023/7/16,52,二、逻辑函数的公式法化简,表达式中所含项数量最少；每项中所含变量个数最少。,化简方法:公式法（代数法）化简和卡诺图化简,2023/7/16,53,利用逻辑代数基本运算规则和基本定律对逻辑函数进行化简和变换。,（1）并项法 将函数的两个与项合并,（2）配项法,2023/7/16,54,（3）吸收法,吸收,2023/7/16,55,例：化简,反演律,冗余定律,冗余定律,2023/7/16,

18、56,例：化简,2023/7/16,57,7.2 集成逻辑门,与分立元件相比，集成逻辑门具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。,在实际应用中，广泛使用的集成电路是：TTL和CMOS集成电路。,2023/7/16,58,1 TTL与非门的内部结构,一、TTL与非门电路,7.2.1 TTL门电路,2023/7/16,59,集成电路对使用者来说是极为方便的，特别是中、大规模集成电路，使用者可以不必了解内部结构和工作原理，只要从手册中查出该电路的真值表、引脚功能图和电参数就能合理的使用该集成电路。,2023/7/16,60,2、TTL与非门的主要参数,1.电压传输特性,

19、2、输出高电平UOH(3.6V,U OH(min)=2.4V),输出低电平 UOL(0.3V,UOL(max)=0.4V),3、输入高电平UIH(3.6V,UIH(min)=1.8V:Uon),输入低电平 UIL(0.3V,UIL(max)=0.8V:Uoff),4、抗干扰容限,5、扇出系数,6、工作速度(平均传输延迟时间),2023/7/16,61,0 高阻,表示任意态,三、三态门(Tri-State Gate),二、集电极开路的与非门（OC门）略,2023/7/16,62,1 高阻,表示任意态,表示低电平有效,2023/7/16,63,1、可实现用一条总线分时轮流传送多路信号。,2023/

20、7/16,64,2、可实现数据的双向传输。,E=1,2023/7/16,65,2、可实现数据的双向传输。,E=0,2023/7/16,66,1）74系列。标准TTL系列。PCC=10mW，tPd=9ns2）74L系列。低功耗系列，PCC=1mW，tPd=33ns3）74H系列。高速系列。PCC=22mW，tPd=6ns4）74S系列。肖特基（schottky）系列。PCC=109mW，tPd=3ns5）74LS系列。低功耗肖特基（schottky）系列。PCC=2mW，tPd=9ns74系列开头的是民用产品，54系列开头的是军用产品。,1、TTL产品系列,7.2.3 使用集成门注意事项,202

21、3/7/16,67,2、电源要求,电源电压有：额定电源电压和极限电源电压,额定电源电压指正常工作时电源电压的允许大小：TTL电路为55（54系列为510）；CMOS电路为315V（4000B系列为318V）,极限电源电压指超过该电源电压器件将永久损坏：TTL电路为7V；4000系列CMOS电路为18V。,2023/7/16,68,3、输入电压要求,输入高电平电压应大于UIHmin而小于电源电压；输入低电平应大于0而小于UILmax,输入电平小于0或大于电源电压将有可能损坏集成电路。,4、输出负载要求,除OC门和三态门外普通门电路输出不能并联；否则可能烧坏器件。,2023/7/16,69,1)与

22、非门的不用输入端的处理,A,B,悬空,2)或非门的不用输入端的处理,A,B,5、TTL门电路多余输入端的处理,2023/7/16,70,7.3 组合逻辑电路,在数字系统中，可将逻辑电路按逻辑功能划分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是指该电路在任一时刻得输出稳定状态，仅取决于该时刻得输入信号，而与输入信号作用之前电路所处得状态无关。从电路结构上看，组合逻辑电路仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。,2023/7/16,71,Z=F(X),从电路结构上看，组合逻辑电路仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。,组合逻辑电路的分析组合逻辑电路的设计常用

23、中规模组合逻辑电路及其应用,主要内容：,2023/7/16,72,7.3.1 组合逻辑电路的分析,(1)由逻辑图写出输出端的逻辑表达式,(2)运用逻辑代数化简或变换,(3)根据化简后的表达式列逻辑状态真值表,(4)分析说明电路的逻辑功能,已知逻辑电路,确定,逻辑功能,1、分析步骤：,2023/7/16,73,2.分析举例,例 7.3.1 分析图中所示电路的逻辑功能。,（1）由输入变量A、B开始，按顺序写出各逻辑门的输出，可以得到该电路的逻辑表达式。,解：,2023/7/16,74,（2）运用逻辑代数基本定律进行化简或变换,（3）根据表达式列出真值表,0 0,0,0 1,1 0,1 1,1,1,

24、0,（4）说明电路的逻辑功能,当A、B相同时，输出为0，相异时，输出为1。,是异或逻辑关系。,2023/7/16,75,例 7.3.2 分析图中所示电路的逻辑功能。,解：,（1）根据已知逻辑电路图写出逻辑表达式,2023/7/16,76,（2）运用逻辑代数基本定律进行化简或变换,（3）根据表达式列出真值表,0 0,1,0 1,1 0,1 1,0,0,1,（4）说明电路的逻辑功能,当A、B相同时，输出为1，相异时，输出为0。,是同或逻辑关系。,2023/7/16,77,例 分析如图所示的组合逻辑电路。,F1,解（1）写出输出函数F的逻辑表达式：,AF1,BF1,CF1,2023/7/16,78,

25、函数式化简,（2）列写真值表,2023/7/16,79,由真值表可知，只有当输入变量A、B、C相同时，即全为0或全为1时，输出才为1。输入变量不一致时输出为0。故可用这个电路来判别输入信号是否一致，一般称为“一致电路”。,（3）描述功能,F,2023/7/16,80,通过分析可见，原来电路用5个门实现，经化简后可用3个门实现。,2023/7/16,81,7.3.2 组合逻辑电路的设计,1、设计步骤如下：,要求：电路简单可靠。,设计方法：用集成门电路实现；用中规模集成电路实现；用可编程逻辑器件(PLD)实现。,2023/7/16,82,例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意

26、则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,首先确定逻辑变量取0、1的含义：A、B、C分别表示三人按键的状态，键按下时为“1”，不按时为“0”。F表示指示灯的亮灭，灯亮为“1”，不亮为“0”。,逻辑要求：两个人（包括两个人）以上同意，指示灯亮,(2)由状态表写出逻辑式,(1)根据逻辑要求列状态表,2、设计举例,2023/7/16,83,3、化简逻辑式可得：,4、用与非门实现逻辑函数,5 画电路图,2023/7/16,84,旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号。试画出满足上述要求的逻辑电路（用

27、与非门实现）。设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC。,思考：,2023/7/16,85,解：,1、根据逻辑要求写出状态表,A、B、C 1出站 0不出站,YA、YB、YC 1亮 0灭,2、写逻辑表达式,2023/7/16,86,3、化简逻辑表达式并转换,4、画出逻辑电路图,2023/7/16,87,7.3.3 常用中规模组合逻辑电路及其应用,数据选择器编码器译码器加法器,2023/7/16,88,一、数据选择器(MUX，多路开关),在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收

28、端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。,使能端,数据选择器,数据分配器,2023/7/16,89,1、四选一数据选择器,常用的MSI数据选择器(Multiplexer,简称MUX)有四选一数据选择器、八选一数据选择器,输出数据,使能端,2023/7/16,90,双4选1数据选择器74LS153,2023/7/16,91,74LS153逻辑电路图,4选1数据选择器输出逻辑函数,2023/7/16,92,2、八选一数据选择器,2023/7/16,93,用MUX实现逻辑函数步骤：,1、首先将要实现的逻辑函数转换成最小项的标准表达式（每个与项中包含所有逻辑变量）,2、写出所给MU

29、X的输出函数表达式,3、将待实现的函数中的变量按次序接入选通端（选择控制端），并将这些变量代入MUX的输出函数表达式后，与要实现的逻辑函数相对照，便可得出结果。,设计时采用函数式比较法。,2023/7/16,94,用8选1数据选择器实现,2023/7/16,95,二、编码器,在数字系统中为了区分一系列不同的事物，总是将每个事物用二进制代码表示，这种用二进制代码表示某种信息的过程称为编码。,实现编码功能的电路称为编码器。,编码器的逻辑功能：把输入的高、低电平信号编成一个对应的二进制代码。,若有m个信号，设需要n位二进制代码，应满足：,m2n,概述,2023/7/16,96,编码器功能示意图,高低

30、电平,二进制代码,n个信号,m位二进制代码,满足条件：n2m,普通优先,二进制二十进制,2023/7/16,97,编码,数字或字符,二进制代码,译码,概述,分类,唯一地址译码器将一系列代码转换为与之一一对应的有效信号,代码变换器将一种代码转换为另一种代码,三、译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,如：二进制译码器，又称为n-2n线译码器；显示译码器；二十进制译码器,2023/7/16,98,译码器的一般原理图,n,m,EI 使能输入端,代码,高低电平,2023/7/16,99,七段显示译码器,在数字系统中,经常需要把测量或运算结果用十进制数码直观的显示出来.实现

31、这种功能的逻辑电路称为数码显示器。,数码显示器,显示器件,2023/7/16,100,加法器:实现二进制加法运算的电路,进位,不考虑低位来的进位,要考虑低位来的进位,二进制：0，1两个数码，“逢二进一”。,四、加法器,2023/7/16,101,半加器：,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,全加器：,2023/7/16,102,A,B,AB,0,1,1,0,真值表,0,0,0,1,1、半加器,2023/7/16,103,半加器的逻辑符号:,半加:只考虑本位两个一位二进制Ai和Bi相加,而不考虑低进位的加法运算。,全加:

32、实现同位的被加数Ai和加数Bi以及来自低进位Ci-1三者的相加。,2023/7/16,104,全加器的逻辑符号,2、全加器,2023/7/16,105,Bi,Ci-1,Ai,Ai,Bi,Ci-1,Ai,Bi,Ci-1,2023/7/16,106,7.4 集成触发器,组合逻辑电路：任一时刻的输出仅取 决于该时刻的输入，而与过去的输入输出无关。,时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，而与过去的状态有关。即，时序逻辑电路具有记忆功能,数字逻辑电路根据其工作特点和结构的不同可分为两大类：,触发器是构成时序逻辑电路的基本单元。,2023/7/16,107,触发器：,能够存储一个“0”或“1

33、”的基本存储单元电路。,Q端的状态代表触发器的状态,2023/7/16,108,两个基本特点：1、一定的输入信号可以使触发器置于“0”态或“1”态；又称为双稳态触发器。2、去掉输入信号以后，触发器的状态能长期保存，直至有新的输入信号使其改变状态为止有记忆功能。,按功能分类：R-S触发器、钟控RS触发器、J-K触发器、D触发器、T型触发器等。,我们在学习过程中，只需了解各种触发器的基本工作原理，但要重点掌握它们的逻辑功能，以便能正确的使用它们。,2023/7/16,109,一、基本RS触发器,两互补输出端,两输入端,反馈线,与非门,各种功能触发器的最基本单元,2023/7/16,110,设原态为

34、“0”态,0,0,1,1,(1)SD=1，RD=1,1、基本RS触发器输出与输入的逻辑关系,2023/7/16,111,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,当 SD=1，RD=1时，触发器保持 原来的状态，即触发器具 有保持、记 忆功能。,2023/7/16,112,设触发器原态为“1”态。,(2)SD=1，RD=0,1,0,1,0,1、基本RS触发器输出与输入的逻辑关系,2023/7/16,113,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位端,0,结论:不论 触发器原来 为何种状态，当 SD=1，RD=0时，将使触发器 置“0”或称 为复位。,2023/

35、7/16,114,设原态为“0”态,1,1,0,0,(3)SD=0，RD=1,2023/7/16,115,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位端,1,结论:不论 触发器原来 为何种状态，当 SD=0，RD=1时，将使触发器 置“1”或称 为置位。,2023/7/16,116,1,0,若G1先翻转，则触发器为“0”态,“1”态,(4)SD=0，RD=0,若先翻转,禁止加该信号,2023/7/16,117,2、触发器逻辑功能的描述方法：,状态转移真值表、状态方程、约束方程、状态转移图等,两个概念：,现态：,次态：,电路在某个考察瞬间tn时所处的状态。Qn,电路将要达到的新的状

36、态。Qn+1,2023/7/16,118,(1)状态转移真值表,描述触发器在输入信号下，次态和现态及输入信号的关系。,2023/7/16,119,Qn+1=,+,Qn,RD,特征方程,约束方程,（2）状态方程,特征方程,2023/7/16,120,圆圈表示触发器稳态，箭头表示状态转移的方向，箭头旁的标注表示转移条件,0,1,RD=1,SD=0,RD=0,SD=1,RD=1,SD=0,RD=0,SD=1,RD=1,SD=1,RD=1,SD=1,(3)状态转换图,2023/7/16,121,逻辑符号,基本RS触发器具有直接置1、置0功能。即输入信号直接改变触发器的状态。RD称为直接置0端，SD称为

37、直接置1端。,优点：结构简单；缺点：对输入信号的取值有限制，使用不方便。,基本RS触发器的基本应用：1）消抖开关。2）构成其他改进型的触发器。,2023/7/16,122,消除开关引起的抖动电路,触发器应用举例,2023/7/16,123,二、钟控RS触发器,基本R-S触发器,控制电路,时钟脉冲,在实际中，通常要求触发器按一定的时间节拍动作，即让输入信号的作用受时钟脉冲CP(Clock Pulse)的控制。,2023/7/16,124,SD，RD 用于预置触发器的初始状态。,工作过程中应处于高电平，对电路工作状态无影响。,2023/7/16,125,当CP=0时,0,R，S 输入状态 不起作用

38、。基本R-S触发器状态不变,2023/7/16,126,当 CP=1 时,1,打开,触发器状态由R，S 的输入状态决定。,打开,2023/7/16,127,当 CP=1 时,1,打开,(1)S=0,R=0,触发器状态由R，S 输入状态决定。,打开,2023/7/16,128,1,1,0,(2)S=0,R=1,触发器置“0”,2023/7/16,129,1,0,1,(3)S=1,R=0,触发器置“1”,2023/7/16,130,1,Q=1,Q=0,(4)S=1,R=1,禁止加该信号,2023/7/16,131,逻辑状态表,R=0,S=1,R=1,S=0,R=0,S=0,R=0,S=0,R=1,

39、S=0,R=0,S=1,0,1,2023/7/16,132,触发方式：是指触发器在时钟脉冲的什么阶段才有可能接受输入信号，来改变状态。,主要有两种触发方式：,电平（位）触发方式,CP,边沿触发方式,在约定钟控信号电平（CP=1或CP=0）期间，触发器接受输入信号，并根据输入信号来改变状态。而在非约定钟控信号期间，不论信号如何变化，都不影响输出。,触发器仅在CP某一约定跳变到来时，即上升沿（正边沿）或下降沿（负边沿）到来时才接受此刻的输入信号;,在CP=0和CP=1时，输入信号的变化不会引起触发器输出状态的变化。,2023/7/16,133,三、JK触发器,状态表,逻辑符号,边沿触发,(保持功能

40、),(置“0”功能),(置“1”功能),(计数功能),SD、RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。,特征方程,下降沿触发,2023/7/16,134,JK触发器时序波形图举例,置1,置0,翻转,翻转,设触发器的初始状态Q=0,下降沿触发,2023/7/16,135,设触发器的初始状态Q=0,上升沿触发,2023/7/16,136,假设初始状态 Qn=0，画出Q1和Q2 的波形图。,Q1,Q2,二分频电路,2023/7/16,137,2023/7/16,138,四、D触发器,逻辑符号,逻辑状态表,2023/7/16,139,例:时钟CP及输入信

41、号D 的波形如图所示,试画 出触发器输出端Q的波形,设输出端Q的 初始状态=0.,2023/7/16,140,逻辑状态表,上升沿触发,2023/7/16,141,五、T触发器,逻辑状态表,逻辑符号,2023/7/16,142,4D触发器74LS175管脚排列图,D触发器应用举例,2023/7/16,143,CLR,四人抢答电路,4300,LED,C,74LS175,S1,41M,+5V,S2,S3,S4,+5V,8,3DG100,10K,C,1D,2D,3D,4D,2Q,4Q,3Q,工作原理：抢答前清“0”,截止,0,1,1Q,2023/7/16,144,抢答开始，若S1先被按下，1D=“1”

42、,亮,0,1,导通,响,0,封锁,按其它按钮各触发器状态保持不变。,2023/7/16,145,7.5 时序逻辑电路,组合逻辑电路：任一时刻的输出仅取 决于该时刻的输入，而与过去的输入输出无关。,时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，而与过去的状态有关。,数字逻辑电路根据其工作特点和结构的不同可分为两大类：,7.5.2常用中规模时序逻辑电路及其应用,7.5.1时序逻辑电路的分析,2023/7/16,146,时序电路按照工作方式的不同分为两大类。同步时序电路（Synchronous Sequential Logic Circuit):各触发器有统一触发脉冲;异步时序电路(Async

43、hronous Sequential Logic Circuit):各触发器无统一触发脉冲;前者的速度高于后者，但结构一般比后者复杂。,2023/7/16,147,7.5.1时序逻辑电路的分析,由触发器构成的时序逻辑电路分析的一般步骤：,由时序电路图，找出电路的状态和输出随输入变量以及时钟信号的变化规律，给出电路的逻辑功能。,1）首先判断是同步还是异步，时钟触发方式；2）根据所给电路图写出各触发器输入端的逻辑表达式（驱动方程，根据驱动方程和触发器的逻辑功能写出各触发器状态方程）；3）根据驱动方程和触发器的逻辑功能（或状态方程），列写逻辑状态转换表。由初始状态分析，直至初始状态再次出现为止；4）

44、画出状态转移图或时序波形图，说明该电路功能。,2023/7/16,148,分析图示电路的逻辑功能？,例：,解：,1）由图可见是一个同步时序电路，CP下降沿触发。,2）列写输入端的逻辑表达式驱动方程：,J2=K2=Q1 Q0,J1=K1=Q0,J0=K0=1,1、同步时序逻辑电路分析,2023/7/16,149,Q0：来一个CP，翻转一次；,Q1：当Q01时，翻转一次；,Q2：只有当Q1Q011时，翻转一次。,2023/7/16,150,CP Q2n Q1n Q0n J2 K2 J1 K1 J0 K0 Q2n+1 Q1n+1 Q0 n+1,Q1Q0,Q1Q0,Q0,Q0,初态 控 制 端 次态,

45、0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 0,0 0 0 0 1 1,0 0 1 1 1 1,0 0 0 0 1 1,1 1 1 1 1 1,0 0 0 0 1 1,0 0 1 1 1 1,0 0 0 0 1 1,1 1 1 1 1 1,1,2,3,4,5,6,7,8,3）列写状态转换表，分析其状态转换过程。,1,1,2023/7/16,151,）状态转移图,）综上分析，该电路为同步八进制（加法）计数器。,2023/7/16,152,解法二,驱动方程

46、：,J0=K0=1,J1=K1=,Q0n,J2=K2=,Q0n Q1n,特性方程:,状态方程:,2023/7/16,153,状态表:,1,0,1,0,1,0,1,0,0,1,1,0,0,1,1,0,0,0,0,1,1,1,1,0,12345678,2023/7/16,154,同步三位二进制加法计数器电路（八进制）,2023/7/16,155,三位二进制加法计数器，最大只能计到7。,四位二进制加法计数器，最大只能计到？,15,一个七位二进制加法计数器，最大只能计数到？,8分频,16分频,如果输入脉冲频率为512kHz，最高位触发器输出脉冲频率？,127,128分频,2023/7/16,156,分

47、析图示时序电路的逻辑功能。,解：1)CP同时加到触发器F0和F1的脉冲输入端，而F1的脉冲输入端与Q0相连，因而是异步时序电路。,2、异步时序逻辑电路分析,2023/7/16,157,2）写出输入端的逻辑表达式,J2=Q1 Q0，K2 1,J1=K1 1,2023/7/16,158,3）列写状态转换表，分析其状态转换过程：,0 0 0,0 1 1 1 1 1,0 1 1 1 1 1,1 1 1 1 1 1,0 0 0,0 1 1 1 1 1,0 0 1,0 1 0,0 0 1,0 1 1,0 1 0,1 0 0,0 1 1,0 1 1 1 0 1,1 0 0,2023/7/16,159,另有三

48、种状态111、110、101不在计数循环内，称为无效状态，出现在计数循环中的状态叫有效状态，如果这些无效状态经若干个时钟脉冲能够进入计数循环（有效循环），称为能够自行启动。,4）检验其能否自动启动？,1 1 1 1 1 1 1 0 1 0 0 0,1 1 0 0 1 1 1 0 1 0 1 0,1 0 1 0 1 1 1 0 1 0 1 0,结论：经检验，可以自动启动。,2023/7/16,160,5）状态转换图,2023/7/16,161,)说明电路的功能。,综上分析，上图电路为异步五进制加法计数器。,2023/7/16,162,例：分析图示时序电路的功能。,解：1）各级触发器的时钟来源不同

49、，除第一级时钟脉冲输入端由外加时钟脉冲控制外，其余各级时钟脉冲输入端与前一级的输出端相连。各触发器动作时刻不一致，是异步时序电路。,2023/7/16,163,2）根据所给电路图写出各触发器输入端的逻辑表达式,J2=K2=1,J1=K1=1,J0=K0=1,CP,F每来一个计数脉冲，输出翻转一次；F当Q由变时，输出翻转一次；F当Q有变时，输出翻转一次。,2023/7/16,164,3）由逻辑表达式和触发器逻辑功能，列写逻辑状态转换表,J2 K2,J1 K1,J0 K0,0 0 0,1 1,1 1,1 1,0 0 1,0 0 1,1 1,1 1,1 1,0 1 0,0 1 0,1 1,1 1,1

50、 1,0 1 1,0 1 1,1 1,1 1,1 1,1 0 0,1 0 0,1 1,1 1,1 1,1 0 1,1 0 1,1 1,1 1,1 1,1 1 0,1 1 0,1 1,1 1,1 1,1 1 1,1 1 1,1 1,1 1,1 1,0 0 0,1 1,1 1,1 1,0 0 1,0 0 0,F每来一个时钟脉冲，输出翻转一次；F当Q由变时，输出翻转一次；F当Q有变时，输出翻转一次。,2023/7/16,165,)、状态转移图,2023/7/16,166,5)、时序波形图,2023/7/16,167,6)说明电路的功能。,综上分析，上图电路为异步八进制加法计数器。,2023/7/16