《图设计基础》PPT课件.ppt

《《图设计基础》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《图设计基础》PPT课件.ppt（101页珍藏版）》请在三一办公上搜索。

1、第四章 版图设计基础,版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些信息来制造掩膜。,版图设计的概念,版图是包含集成电路的器件类型、器件尺寸、器件之间的相对位置及各个器件之间的连接关系等相关物理信息的图形，这些图形由位于不同绘图层上的基本几何图形构成。,版图设计（物理层设计）,版图设计的重要性：集成电路设计的最终目标 电路功能和性能的物理实现；布局、布线方案决定着芯片正常工作、面积、速度；经验很重要。,版图设计的目标：实现电路正确物理连接，将设计好的电路映射到硅片上进行

2、生产。芯片面积最小，性能优化（连线总延迟最小）,版图设计包括：基本元器件版图设计；布局和布线；版图检验与分析。,版图设计过程,版图设计主要包括模块设计、芯片规划、布局、布线等，是一个组合规划和巧拼图形的工作。在一个规则形伏（一般为长方形）平面区域内不重叠地布局多个模块（亦称部件），在各模块之间按电路连接信息的要求逐行布线。版图设计是从逻辑信息向几何信息的转换。,版图设计过程,（一）模块设计芯片设计中最小的单位是元件，设计过程从元件，门，基本单元，宏单元，芯片，从小到大进行。基本单元和宏单元可视为模块。模块设计是最基本的环节。（二）芯片规划根据已知的模块数量和线网连接表来估算芯片面积，其中模块大

3、约占用一半，另一半用来作为布线通道。三）布局布局是指如何把各个模块合理地排布在芯片上，怎样确定每个模块的最佳位置，以使占用芯片面积为最小且布线结果又最好。,版图设计过程,（四）布线模块位置确定之后，把各个模块的相应端口按一定的规则和电路的要求，用互连线连接起来。布线应达到下列要求：布线的总长度最短；分布均匀；布通率尽可能达到100。布线的优劣决定电路的工作速度和芯片面积大小。决定VLSI芯片工作速度的主要因素，实际上往往不是MOS或双极晶体管本身，而是互连线造成的延迟。过长的互连线使电路性能降低。当自动布线难以达到100的布通率时，可用人机交互方式进行人工干涉。,绘图层,版图设计师所需绘制版图

4、的分层数目已经减小到制版工艺所要求的最小数目，这个最小数目的层称为绘图层。绘图层数目的最小化，降低了CAD软件的计算需求，减小了人为错误并简化了分层管理，生成光学掩膜的掩膜层或者分层的形状有时会和绘图层不同,掩膜层的层数可能比绘图层多很多。附加的掩膜层是从绘图层中自动生成的。为了适应制造工艺的变化，掩膜层的尺寸可能会根据绘图层做一定的调整。这个调整会由制版工艺自动生成。所提到的“层”，都是指绘图层,绘图层,N阱层（N Well）有源区层（Active）多晶硅栅层（Poly）P选择层（P Select）N选择层（N Select）接触孔层（Contact）通孔层（Via）金属层（Metal）文字

5、标注层（Text）焊盘层（Pad）,N阱层（N well）,“N阱”用来确定N型衬底的区域。,有源区层（Active）有源区是晶体管的源区和漏区建立的基础源区和漏区是通过多晶硅栅两旁的有源区来确定，有源区旁的场氧化区起隔离作用。,N选择层和P选择层（N select、P select）,MOS晶体管有源区是通过将N型杂质离子或P型杂质离子注入到N选择层或P选择层掩膜定义的衬底的区域中形成，所以N选择层或P选择层用来定义覆盖包含有源区的区域 N选择层（P选择层）和有源区共同形成了扩散区（ndiff 或diff，又称N+或P+）,多晶硅栅层,栅极通常用多晶硅来进行沉积。多晶硅还可以用来生成电阻互连

6、，电阻较大，仅用于内部单元，防止走线太长而增加电阻值,金属层,金属层在集成电路芯片中起到互连的作用金属层数的多少表示了集成电路芯片的复杂程度在版图设计中，金属层用线条来表示，线条拐角可以是90也可以是45，不同金属通常用M1、M2、M3等来表示，并用不同的颜色的线条来进行区别用来进行电源线和地线的布线。在布电源线的时候，金属线条的宽度通常要大于设计规则中定义的最小宽度，防止电流过大将金属线条熔断，造成断路现象,接触孔层和通孔层,接触孔包括有源区接触孔（Active Contact）和多晶硅接触孔（poly contact）有源区接触孔用来连接第一层金属和N+或P+区域，在版图设计中有源区接触孔

7、的形状通常是正方形。应该尽可能多地打接触孔，这是因为接触孔是由金属形成，存在一定的阻值，假设每个接触孔的阻值是R，多个接触孔相当于多个并联的电阻,多晶硅接触孔：用来连接第一层金属和多晶硅栅，其形状通常也是正方形,通孔：用于相邻两金属层的连接，其形状也是正方形。在面积允许的情况下应尽可能多的打通孔在版图设计中，接触孔只有一层，而通孔可能需要很多层。连接第一层和第二层金属的通孔表示为V1，连接第二层和第三层金属的通孔表示为V2,文字标注层 用于版图中的文字标注，目的是方便设计者对器件、信号线、电源线、地线等进行标注，便于版图的查看，尤其是在进行验证的时候，便于查找错误的位置。在进行版图制造的时候并

8、不会生成相应的掩膜层焊盘层 提供芯片内部信号到封装接脚的连接，其尺寸通常定义为绑定导线需要的最小尺寸,A PMOS Example,Nwell,NwellActivePolyP+implantN+implantOmicontactMetal,Ptype Si,SiO2,光刻胶,MASK Pwell,Ptype Si,SiO2,光刻胶,光刻胶,MASK Pwell,Ptype Si,SiO2,光刻胶,光刻胶,SiO2,Ptype Si,SiO2,SiO2,N well,N well,N wellActivePolyP+implantN+implantOmicontactMetal,Ptype S

9、i,SiO2,N well,SiO2,光刻胶,MASK active,MASK Active,Si3N4,Ptype Si,SiO2,N well,SiO2,光刻胶,光刻胶,MASK active,MASK Active,Si3N4,Ptype Si,SiO2,N well,SiO2,光刻胶,光刻胶,Si3N4,Ptype Si,SiO2,Pwell,SiO2,场氧,场氧,场氧,N well,Si3N4,Ptype Si,SiO2,Pwell,场氧,场氧,场氧,N well,Ptype Si,SiO2,Pwell,SiO2,场氧,场氧,场氧,N well,poly,active,N well,

10、N wellActivePolyP+implantN+implantOmicontactMetal,Ptype Si,SiO2,Pwell,SiO2,MASK poly,场氧,场氧,场氧,N well,poly,光刻胶,Ptype Si,SiO2,Pwell,SiO2,MASK poly,场氧,场氧,场氧,N well,光刻胶,poly,Ptype Si,SiO2,Pwell,SiO2,场氧,场氧,场氧,N well,poly,Ptype Si,SiO2,Pwell,SiO2,场氧,场氧,场氧,N well,poly,active,N well,poly,NwellActivePolyP+im

11、plantN+implantOmicontactMetal,Ptype Si,SiO2,Pwell,SiO2,MASK P+,场氧,场氧,场氧,N well,poly,光刻胶,Ptype Si,SiO2,Pwell,SiO2,场氧,场氧,场氧,N well,光刻胶,poly,P+implant,active,N well,poly,N+implant,NwellActivePolyP+implantN+implantOmicontactMetal,Ptype Si,SiO2,Pwell,SiO2,MASK N+,场氧,场氧,场氧,N well,poly,光刻胶,光,NwellActivePol

12、yP+implantN+implantOmicontactMetal,N well,active,poly,P+implant,N+implant,omicontact,N well,active,poly,P+implant,N+implant,omicontact,metal,NwellActivePolyP+implantN+implantOmicontactMetal,N well,PMOS晶体管的版图,active,N select,P select,Poly,metal1,Active contact,NMOS晶体管的版图,active,N select,P select,Poly

13、,Active contact,metal1,集成电路中的电阻分为:无源电阻和有源电阻，无源电阻通常是采用掺杂半导体或合金材料制作而成有源电阻则是将晶体管进行适当的连接和偏置，利用晶体管在不同的工作区所表现出来的不同电阻特性来做电阻,方块电阻：R=L/S=L/dW=(/d)L/WR=/dR=R L/W,方块电阻与半导体的掺杂水平和掺杂区的结深有关对于集成电路来说，方块电阻是基本单位，量纲是/,只要知道材料的方块电阻，就可以根据所需要的电阻值计算出电阻的方块数，即电阻条的长度和宽度比,栅极多晶：2-3/;金属：20-100m/多晶：20-30/;扩散区：2-200/,硅芯片上的电子世界-电阻,电

14、阻：具有稳定的导电能力（半导体、导体）；,薄膜电阻,硅片,厚度：百纳米,宽度：微米,芯片上的电阻：薄膜电阻；,MOS集成电路中的无源电阻扩散电阻、多晶硅电阻、阱电阻,（1）多晶硅电阻 最常用，结构简单。在场氧（非薄氧区域）。,电阻的版图设计,多晶硅电阻（poly）,电阻值：掺杂浓度、多晶硅的厚度、多晶硅的长宽比、,多晶硅电阻版图设计,比例电阻的版图结构需5K,10K,15K电阻，采用5K单位电阻：,（2）扩散电阻在源漏扩散时形成，有N+扩散和P扩散电阻。在CMOS N阱工艺下，N+扩散电阻是做在PSUB上，P扩散是在N阱里。,N阱,N+扩散电阻,P+扩散电阻,P+接地PN结反型隔离,N+接电源

15、PN结反型隔离,（3）阱电阻 阱电阻就是一N阱条，两头进行N+扩散以进行接触。,阱电阻（N-Well）,（4）MOS集成电路中的有源电阻 利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小的多，但它是一个非线性的电阻（电阻大小与端电压有关）。,在模拟集成电路中MOS管可以做有源电阻，例如，把它的栅极和漏极相连，MOS管始终处于饱和区就形成了一个非线性电阻。,(,b,),(,a,),D,S,G,+,-,I,V,D,V,S,G,I,+,-,集成电容*两端元件，电荷的容器Q=CV*最基本的无源元件之一，是电源滤波电路，信号滤波电路，开关电容电路中必不可少的元件,硅片,几十微米,硅芯片上的电子世界-

16、电容,电容：一对电极中间夹一层电介质的三明治结构；硅芯片上的薄膜电容：,下电极：金属或多晶硅,氧化硅电介质,上电极：金属或多晶硅,集成电路中的集成电容金属-金属（多层金属工艺，MIM）金属-多晶硅多晶硅-多晶硅（双层多晶硅工艺,PIP）金属-扩散区多晶硅-扩散区PN结电容MOS电容:多晶硅栅极与沟道（源/漏极）,平板电容,MIM结构，使用顶层金属与其下一层金属；,下极板与衬底的寄生电容小；,精度好；,PIP、MIP结构，传统结构；,第n-1层金属,MIM上电级,第n层金属,钝化层,常见结构：MIM,PIP,MIP；,比例电容的版图结构,P型衬底,C2=8C1,平板电容,多晶硅-扩散区电容*电容

17、作在扩散区上,它的上极板是第一层多晶硅，下极板是扩散区,中间的介质是氧化层。在沉积多晶硅之前，先在下电极板区域进行掺杂。,MOS电容：结构和MOS晶体管一样,是一个感应沟道电容,当栅上加电压形成沟道时电容存在.一极是栅,另一极是沟道,沟道这一极由S(D)端引出,电容的大小取决于面积,氧化层的厚度及介电数.,MOS电容：*非线性电容，适用于电源滤波,硅芯片上的电子世界-电感,电感：缠绕的线圈；硅芯片上的薄膜电感：,硅片,几十微米,关键尺寸与剖面图,D:边长/直径 diameterW:线条宽度 widthS:线条间隔spacing betweenN:匝数 number of turns,在硅衬底上

18、形成一层厚的氧化硅，沉积第一层金属作为电感的一端，接着沉积介电层，刻蚀通孔，沉积第二层金属，刻蚀出电感的形状,硅芯片上的电子世界二极管,二级管：pn结硅芯片上的二极管：,N阱,CMOS N阱工艺中二极管结构有两种，一是psub-nwell，另一个是sp-nwell,N阱,P+,P+,N+,psub-nwellDiode直接做在衬底上,P型端为衬底电位(vss/gnd),N阱,N+,N+,P+,sp-nwellDiode做在阱里,CMOS的设计,注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。,栅极,硅芯片上的电子世界引线,引线：良好导电的线；硅

19、芯片上的导线：铝或铜薄膜；多晶硅薄膜。,硅芯片上的电子世界引线,引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；,N阱,P衬底,淀积介质层开接触孔,淀积第一层金属,硅芯片上的电子世界引线,硅芯片上的导线：铝或铜薄膜；,N阱,P衬底,淀积介质层开过孔,淀积第二层金属,P衬底,N阱,Mask 1 Nwell,P衬底,N阱,Mask 1 Nwell,N阱,P衬底,二氧化硅隔离,Mask 2 Oxide,N阱,P衬底,二氧化硅隔离,Mask 2 Oxide,N阱,P衬底,MOS器件的栅极栅极电介质层,Mask 3 PolyG,N阱,P衬底,MOS器件的栅极栅极电介质层,Mask 3 PolyG,N阱,

20、P衬底,N+,Mask 4 nplus,N+,N+,N阱,P衬底,N+,Mask 4 nplus,N+,N+,N阱,P衬底,P+,N+,漏极,源极,基极,栅极,Mask 5 pplus,N+,N阱,P衬底,P+,N+,漏极,源极,基极,栅极,Mask 5 pplus,N+,N阱,P衬底,Mask 6 contact,N阱,P衬底,Mask 6 contact,N阱,P衬底,Mask 7 met1,N阱,P衬底,Mask 7 met1,N阱,P衬底,Mask 8 via1,N阱,P衬底,Mask 8 via1,N阱,P衬底,Mask 9 met2,N阱,P衬底,Mask 9 met2,Mask

21、10 pad,钝化层,开焊盘孔,Mask 10 pad,钝化层,串联晶体管的版图设计,A,D,B,C,A,B,C,D,A,D,S,D,S,D,S,D,如果假设电流方向是D到A电子的流向是A到D。而电子的流向是源到漏。串联时S-D-S-D-S-D方式,并联晶体管的版图设计两个晶体管只有一端连接在同一节点上,A,B,S,D,D,S,D,A,D,B,如果假设电流方向是D到A和D到B，电子的流向是A到D和B到D。而电子的流向是源到漏。两个晶体管的源极接在一起或两个晶体管的漏极接在一起,并联晶体管的版图设计两个晶体管的源极和漏极都是并联连接关系,S,D,D,S,D,S,S,D,D,S,S,两个晶体管的源

22、极接在一起同时漏极接在一起,多指结构的MOS晶体管版图设计,晶体管导电沟道长度=多晶管的宽度 晶体管导电沟道宽度=多晶管的长度导电沟道的宽度决定对门的驱动能力导电沟道宽度增加，增加了栅极的电阻在用标准单元库法进行设计的时候，要求元件的高度相同将大尺寸的晶体管转变成导电沟道宽度符合要求的小尺寸的晶体管,一个导电沟道为W的大尺寸晶体管可以等效为N个导电沟道为w（w=W/N）小尺寸晶体管并联。,将第偶数个晶体管的源极和漏极颠倒位置，相邻的晶体管实现源极或漏极共享，减小版图,S,D,S,D,S,D,S,D,可以将一个大尺寸的晶体管版图设计成N个小尺寸晶体管并联的阵列，而且小尺寸晶体管的相应端要连接在一

23、起，这个由小尺寸晶体管陈列组成的新的晶体管叫做多指结构晶体管。多只结构的晶体管栅极有N个，扩散区有N+1个，栅极连接在一起，扩散区组成一个漏源间隔的结构，每奇数个扩散区连接在一起形成源区（或漏区），每偶数个扩散区连接在一起形成漏区（源区）,D,S,D,S,D,D,S,D,S,当N为偶数的时候，共享后版图两边的扩散区域为源区（漏区）当N为奇数时，两边的扩散区一边是源区，一边是漏区,衬底连接和保护环,闩锁效应 NMOS的有源区、P衬底、N阱以及PMOS的有源区构成N-P-N-P结构。为了避免闩锁效应，应尽量减少N阱和P衬底的寄生电阻，可以通过NMOS的衬底通过P衬底接触连接到VSS，将PMOS晶体管的衬底通过N衬底接触连接到VDD。一些工作电流比较大的器件周围放置一圈阱/衬底接触可以进一步减小电阻，从而减小寄生三极管的增益，这一圈阱/衬底接触叫做保护环保护环主要由有源区层、选择层、接触孔组成,N+扩散电阻,P+扩散电阻,看版图画原理图：,N Well,In,Out,GND,反相器,PMOS并联,NMOS串联,共用有源区,基本逻辑门的版图设计,反相器,与非门的版图设计,Out,out,或非门的版图设计,传输门的版图设计,