《VHDL的基本语法》PPT课件.ppt
《《VHDL的基本语法》PPT课件.ppt》由会员分享,可在线阅读,更多相关《《VHDL的基本语法》PPT课件.ppt(127页珍藏版)》请在三一办公上搜索。
1、VHDL培训教程,欢迎参加VHDL培训,VHDL培训教程,第一讲、VHDL简介及其结构第二讲、VHDL中的对象、操作符、数据类型第三讲、VHDL中的控制语句及模块第四讲、状态机的设计,第一讲、VHDL简介及其结构,通过本课的学习您可以了解以下几点1、VHDL 的基本概念2、VHDL的基本结构3、VHDL的设计初步,VHDL-VHSIC Hardware Decription Language 其中VHSIC-Very High Speed Integrated Circuit电子设计自动化的关键技术之一是要求用形式化方法来描述硬件系统。VHDL适应了这种要求。,什么是VHDL,VHDL和Ver
2、ilog HDL,Verilog HDL:另一种硬件描述语言,由Verilog 公司开发,1995年成为IEEE标准。优点:简单、易学易用 缺点:功能不如VHDL强大,仿真工具少VHDL:1987年成为IEEE标准 优点:功能强大、通用性强。缺点:难学,VHDL的发展历史,起源于八十年代,由美国国防部开发两个标准:1、1987年的 IEEE 1076(VHDL87)2、1993年进行了修正(VHDL93),VHDL在电子系统设计中的应用,电子系统的设计模块,VHDL在电子系统设计中的应用,电子系统设计的描述等级1、行为级2、RTL级(Register transfer level)3、逻辑门级
3、4、版图级用VHDL可以描述以上四个等级,VHDL在电子系统设计中的应用,系统设计的描述等级-制版级,VHDL在电子系统设计中的应用,系统设计的描述等级-逻辑门级,VHDL在电子系统设计中的应用,系统设计的描述等级-RTL级,VHDL在电子系统设计中的应用,系统设计的描述等级-行为级,如何使用VHDL描述硬件实体,library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;entity count is port(clock,reset:in STD_LOGIC;dataout:out STD_LOGIC_V
4、ECTOR(3 downto 0);end count;architecture behaviorl of count is signal databuffer:STD_LOGIC_VECTOR(3 downto 0);begin dataout=databuffer;process(clock,reset)begin if(reset=1)then databuffer=0000;elsif(clockevent and clock=1)then if databuffer=1000 then databuffer=0000;else databuffer=databuffer+1;end
5、if;end if;end process;end behavioral;,VHDL结构要点,1、ENTITY(实体)格式:Entity 实体名 IS 类属参数说明 端口说明 End Entity;其中端口说明格式为:PORT(端口名1,端口名N:方向:类型)其中方向有:IN,OUT,INOUT,BUFFER,LINKAGE,VHDL结构要点,注意简单地说 In 不可以出现在=或:=的左边 out不可以出现在=或:=的右边 buffer可以出现在=或:=的两边,In 信号只能被引用,不能被赋值out 信号只能被赋值,不能被引用buffer 信号可以被引用,也可以被赋值,VHDL结构要点,例子(
6、HalfAdd),其内部结构将由Architecture来描述,VHDL结构要点,2、Arcthitecture(构造体)格式:Arcthitecture 构造体名 of 实体名 is 定义语句 内部信号、常数、元件、数据类型、函数等的定义 begin 并行处理语句和block、process、function、procedure end 构造体名;,VHDL结构要点,例子(HalfAdd),VHDL结构要点,例子(FullAdd)(学习如何调用现有模块),VHDL结构要点,实例(FullAdd)-entity,VHDL结构要点,实例(FullAdd)-architecture,VHDL中的设
7、计单元,除了entity(实体)和architecture(构造体)外还有另外三个可以独立进行编译的设计单元Package(包集合)属于库结构的一个层次,存放信号定义、常数定义、数据类型、元件语句、函数定义和过程定义。Package Body 具有独立对端口(port)的packageconfiguration(配置)描述层与层之间的连接关系以及实体与构造体之间关系。,VHDL中的设计单元,VHDL中的设计单元(可以独立编译),Library 库的概念,STD库-VHDL的标准库IEEE库-VHDL的标准库的扩展面向ASIC的库-不同的工艺不同公司自定义的库普通用户自己的库,库:数据的集合。内
8、含各类包定义、实体、构造体等,Library 库的概念,用户自己的库 当您的VHDL文件被编译后,编译的结果储存在特定的目录下,这个目录的逻辑名称即Library,此目录下的内容亦即是这个Library的内容。,Package 包的概念,Package(包),VHDL中的结构关系,结构关系,VHDL简介及其结构,本讲结束下一讲:VHDL中的对象、操作符、数据类型,第二讲、VHDL对象、操作符、数据类型,通过本课的学习您可以了解以下几点1、VHDL 的基本类型2、如何在VHDL中定义类型3、VHDL 的信号定义4、如何在VHDL中对信号赋值5、VHDL中的操作符,VHDL对象、操作符、数据类型,
9、对象object 对客观实体的抽象和概括VHDL中的对象有:1、Constant(常量)在程序中不可以被赋值 2、Variable(变量)在程序中可以被赋值(用“:=”),赋值后立即变化为新值。3、Signal(信号)在程序中可以被赋值(用“=”),但不立即更新,当进程挂起后,才开始更新。,VHDL对象、操作符、数据类型,VHDL中的对象使用:variable x,y:integer;-定义了整数型的变量对象x,y constant Vcc:real;-定义了实数型的常量对象Vcc signal clk,reset:bit;-定义了位类型的信号对象clk,reset,VHDL中的对象使用,注意
10、1、variable只能定义在process和subprogram(包括function和procedure)中,不可定以在其外部。2、signal不能定义在process和subprogram(包括function和procedure)中,只可定以在其外部。,VHDL对象、操作符、数据类型,对象的属性 类似于其它面向对象的编程语言如VB、VC、DELPHI 用法格式:对象 属性 例 子:clkevent-表明信号clk的event属性 常用的属性:Signal 对象的常用属性有:event:返回boolean值,信号发生变化时返回true last_value:返回信号发生此次变化前的值 l
11、ast_event:返回上一次信号发生变化到现在变化的间隔时间,VHDL对象、操作符、数据类型,Signal 对象的常用属性有:接上页delayed(时延值):使信号产生固定时间的延时并返回stable(时延值):返回boolean,信号在规定时间内没有变化返回truetransaction:返回bit类型,信号每发生一次变化,返回值翻转一次,例子:A=Bdelayed(10 ns);-B延时10ns后赋给A;if(BStable(10 ns));-判断B在10ns中是否发生变化,VHDL对象、操作符、数据类型,信号的event和last_value属性经常用来确定信号的边沿,属性应用,例如:
12、判断clk的上升沿if((clkevent)and(clk=1)and(clklast_value=0))then判断clk的下降沿if((clkevent)and(clk=0)and(clklast_value=1))then,VHDL 的基本类型,1、bit(位):0 和12、bit-Vector(位矢量):例如:001103、Boolean“ture”和“false”4、time 例如:1 us、100 ms,3 s5、character 例如:a、n、1、06、string 例如:“sdfsd”、”my design”7、integer 32位例如:1、234、-21342348、re
13、al 范围-1.0E38+1.0E38 例如:1.0、2.834、3.14、0.0,VHDL 的基本类型,9、natural 自然数 和 positive 正整数10、senverity level(常和assert语句配合使用)包含有:note、warning、error、failure 以上十种类型是VHDL中的标准类型,在编程中可以直接使用。使用这十种以外的类型,需要自行定义或指明所引用的Library(库)和Package(包)集合,VHDL 的基本类型,例子一,VHDL 的基本类型和赋值,例子二,VHDL 的基本类型和赋值,例子三,例子中信号Z有两个驱动A和B;Z必须定义为一种新的数
14、据类型,否则Z将无法决定取值,语句视为非法。,VHDL 的基本类型和赋值,例子四,VHDL 的基本类型和赋值,例子五,要点:赋值语句中的方向应和声明中的方向一样,VHDL 的基本类型和赋值,连接操作符-使用&,VHDL 的基本类型和赋值,集合操作-使用(),VHDL 的基本类型和赋值,集合操作-采用序号,VHDL 的基本类型和赋值,集合操作-采用others,在VHDL中定义自己的类型,通用格式 TYPE 类型名 IS 数据类型定义 用户可以定义的数据类型枚举类型enumberated、整数型integer、实数型real、数组类型array、纪录类型record、时间类型time、文件类型f
15、ile、存取类型access,在VHDL中定义自己的类型,枚举类型enumberated格式 type 数据类型名 is(元素,元素.);例子 type week is(sun,mon,tue,thu,fri,sat);type std_logic is(1,0,x,z);,在VHDL中定义自己的类型,整数类integer和实数类real格式 type 数据类型名 is 数据类型定义 约束范围;例子 type week is integer range 1 to 7;type current is real range-1E4 to 1E4,在VHDL中定义自己的类型,数组类型array格式
16、type 数据类型名 is array 范围 of 元数据类型名例子 type week is array(1 to 7)of integer;type deweek is array(1 to 7)of week;,在VHDL中定义自己的类型,时间类型time格式 type 数据类型名 is 范围 units 基本单位;单位;end units,在VHDL中定义自己的类型,时间类型例子 type time is range-1E18 to 1E18 units us;ms=1000 us;sec=1000 ms;min=60 sec;end units,注意:引用时间时,有的编译器要求量 与
17、单位 之间应有一个空格如:1 ns;不能写为1ns;,在VHDL中定义自己的类型,纪录类型record格式 type 数据类型名 is record 元素名:数据类型名;元素名:数据类型名;.end record;,在VHDL中定义自己的类型,纪录类型的例子type order is record id:integer;date:string;security:boolean;end record;引用:signal flag:boolean;signal order1:order;order1=(3423,”1999/07/07”,true);flag=order1.security;,IE
18、EE 1164中定义的类型,std_ulogic 是对位(bit)类型的扩展,只允许一个驱动源,IEEE 1164中定义的类型,Std_logic同std_ulogic 一样有九个状态,允许一个或多个驱动源,IEEE 1164中定义的类型,Std_unlogic_vector和std_logic_vector,IEEE 1164中定义的类型,Std_unlogic、std_ulogic_vector std_logic_vector和 std_unlogic_vector 类型均定义在package(包)standard_logic_1164中在使用这四种类形时应加以说明,例如:library
19、 ieee;use ieee.std_logic_1164.all;注:standard_logic_1164位于IEEE库中,类型使用例子,例子一(声明使用的库和包),类型使用例子,例子二 std_ulogic 和std_logic的区别,类型使用例子,练习一:下面那一个是正确的,3,VHDL中的操作符,分类 1、逻辑操作符 2、关系操作符 3、数学运算符,VHDL中的操作符,1、逻辑操作符有:,VHDL中的操作符,逻辑操作符的应用类型,VHDL中的操作符,逻辑操作符的应用例子,VHDL中的操作符,2、关系运算符有,VHDL中的操作符,关系运算符的应用,ARRAY(数组)没有数字概念,数组“
20、111”不等于7,VHDL中的操作符,3、数学运算符,注意:上述运算符应用于 integer,real,time 类型,不能用于vector(如果希望用于vector,可以使用库IEEE的std_logic_unsigned包,它对算术运算符进行了扩展),VHDL中的操作符,VHDL中的操作符应用要点 1、VHDL属于强类型,不同类型之间不能进行运算和赋值,可以进行数据类型转换 2、vector不表示number 3、array 不表示number,VHDL中的操作符,本讲结束下一讲:VHDL中的控制语句及模块,第三讲VHDL中的控制语句及模块,通过本讲您将会学到1、Block的编写2、Pro
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL的基本语法 VHDL 基本 语法 PPT 课件
链接地址:https://www.31ppt.com/p-5454318.html