TDR和SET2DIL测试教程.ppt

《TDR和SET2DIL测试教程.ppt》由会员分享，可在线阅读，更多相关《TDR和SET2DIL测试教程.ppt（58页珍藏版）》请在三一办公上搜索。

1、Page1,PCB信号完整性技术探讨,Page2,1、信号完整性基础,2、信号完整性测量技术,3、PCB制造与信号完整性,Page3,目 录,1、信号完整性基础,1.1 信号完整性1.2 高速信号和传输线1.3 反射1.4 阻抗1.5 介电常数（Dk）和介质损耗因子（Df）1.6 插入损耗的概念,Page4,信号完整性（Signal Integrity,SI）包含由于信号传输速率加快而产生的互连、电源、器件等引起的所有信号质量及延时等问题。,1.1 信号完整性,信号完整性基础,1,Page5,信号完整性基础,1,对于高速产品，并没有明确定义，一般认为对损耗有特定要求的产品为高速产品。,1.2

2、高速信号和传输线,时钟频率超过100MHz、数字信号上升时间小于1ns时，长度超过1inch（2.54cm）的互连线表现出传输线特性；其特征为：线路向周围环境辐射能量，介质中的粒子（图中圆圈表示）也会振动吸收能量，产生时延和衰减等。,基本传输线种类,Page6,信号完整性基础,1,目前几乎所有高速存储器、服务器、路由器以及很多消费电子产品都具有高传输速率的特性，PCB产业也已迈进高速的方向。,1.2 高速信号和传输线,一些高速电子产品和设备及其传输速率,Page7,信号传输时，每时每刻都会感受到一个瞬态阻抗，当这个阻抗不连续时就会将信号的一部分反射回信号源端；,1,信号完整性基础,1.3 反射

3、,Page8,信号完整性基础,1,1.4 阻抗,低频或直流情况下阻抗基本等于导体的电阻；高速或高频情况下，主要受趋肤效应影响，信号在导体中传输感受到的阻抗将远大于导体在直流情况下的电阻。,圆形导体和方形导体的趋肤效应（红色表示电流密度最大，蓝色表示最小）,Page9,信号完整性基础,1,1.4 阻抗,趋肤深度：,：趋肤深度：磁导率：电导率f：频率,对于纯铜导线：,=410-7 H/m=5.8 107 S/m,则在1GHz频率下：,铜=2.1um,即信号的传导仅仅在铜线的表面进行。,Page10,信号完整性基础,1,1.4 阻抗,均匀导体直流电阻计算公式：,：电阻率l：导体长度S：导体横截面积,

4、R（AC）：高频下的交流阻抗f：工作频率f0：产生明显趋肤效应的临界频率R：该临界频率下的阻抗,均匀导体高频阻抗计算公式：,交流电阻随频率变化关系,Page11,寄生电容：,寄生电感：,D1:焊盘直径D2:反焊盘直径H:过孔长度d:过孔孔径,信号完整性基础,1,1.4 阻抗：过孔阻抗,Page12,信号完整性基础,1,1.5 介电常数（Dk）和损耗因子（Df）,介电常数（Dk）准确讲应该称为相对介电常数。干燥空气的实际介电常数0，数值为8.85pF/m，为方便起见，把这个值设为1pF/m，从而得到其他介质的相对介电常数值（Relative Permittivity），即我们现在常用的介电常数（

5、dielectric constant）。从信号传输品质的角度来看，介电常数的含义可以理解为介质对电荷的吸附能力，介电常数越大，其对信号的吸附能力越强，可供使用的信号余量便越小。介电能力即相当于容电能力。,介电能力对比（左）和线路传输模型（右）,Page13,信号完整性基础,1,1.5 介电常数（Dk）和损耗因子（Df）,损耗因子（Df）即为散失因子（dissipation factor），表示信号传输时在介质中损失掉的能量（loss），将这个损失掉的能量与未损失的能量（stored）对比时，即得到Df。,介质损耗因子与频率的相关性,Page14,插入损耗（简称插损，数学描述为S21，或ins

6、ertion loss）：在二端口网络中，S21定义为从端口2出来的正弦波和从端口1进入的正弦波的比值。,信号完整性基础,1,1.6 插入损耗的概念,端口一,端口二,入射信号,反射信号,接收信号,简单二端口网络示意图,相位差,幅度,Page15,信号完整性基础,1,1.6 插入损耗的概念,介质中粒子振动导致,阻抗不连续,导线发热,能量向环境中发射,与邻近传输线干扰作用,增加导体阻抗消耗能量,Page16,无损传输线是不存在的，通路上的每一个节点都会造成损耗，损耗受控是一个真正的挑战。,右图为传输线中主要插入损耗来源于传输的信号频率之间关系示意图,信号完整性基础,1,1.6 插入损耗的概念,Pa

7、ge17,损耗和传输线长度的关系,信号完整性基础,1,1.6 插入损耗的概念,Page18,目 录,2、信号完整性测量技术,2.1 阻抗测试2.2 VNA测试2.3 SET2DIL测试2.4 Dk/Df测试,Page19,2.1 阻抗测试,信号完整性测量技术,2,阻抗测试主要应用TDR（Time Domain Reflector，时域反射计）的方法，TDR 使用阶跃信号发生仪和示波器，在被测得传输线上发送一个快速的上升沿，再特定的点上用示波器观察反射电压波形。这种技术可以测出传输显得特性阻抗，并显示出每个阻抗不连续点的位置和特性（阻抗、感抗和容抗）。,TDR测试原理,由于TDR产生的信号幅度、

8、测试电缆阻抗、仪器输出阻抗确定，因此根据TDR设备接收到的反射信号幅度和时间轴数据，很容易计算出不连续阻抗的数值。,Page20,2.1 阻抗测试,信号完整性测量技术,2,利用TDR技术，所有这些信息都是在示波器上实时显示。相对于其他技术，TDR 能够给出更多的关于系统宽带相应的信息。如下图所示，沿着时间轴的每一点都对应着被测线上的不同位置阻抗值。,线宽变化导致阻抗变化的TDR测试曲线,Page21,2.1 阻抗测试,信号完整性测量技术,2,PCB阻抗测试时选择合适的阻抗线长度是十分必要的，根据经验，在阻抗线长度超过6inch，且线路损耗较大时，阻抗线后端的阻抗值将有明显上升趋势。,11inc

9、h单端阻抗线TDR曲线,Page22,2.1 阻抗测试,信号完整性测量技术,2,阻抗的不规则波动是由于线路和介质加工质量引起的；而阻抗的上升趋势主要是由于长线传输线损耗的不可忽略造成的。,华为长线阻抗的标准测量方法,取值区间,阻抗线,Page23,2.2 VNA测试,信号完整性测量技术,2,VNA（Vector Network Analyzer，矢量网络分析仪）的信号源在测试时产生一个连续扫频的正弦波，以此激励被测物（DUT，device under test），之后测量DUT的反射信号和传输信号。VNA把被测物（无论是一条线、一个面或信号网络）当做二端口网络，由于其激励信号是扫频信号，在每一

10、个频点均可得到被测端口的频率响应，VNA通过分析这些激励信号和响应信号，计算出被测端口S参数，再通过这些参数得到我们需要的量化参数值。,测试原理：,Page24,2.2 VNA测试,信号完整性测量技术,2,对于一个测试频率范围为20GHz的VNA，可以测试被测物从0到20GHz中间任何频率点上的响应特性。,S11：反映端口阻抗特性,S21：反映端口插损特性,信号相位特性,信号延时特性,VNA中可观测到的端口特性,Page25,2.2 VNA测试,信号完整性测量技术,2,TRL校准：VNA的精确测量是基于精确而复杂的校准基础上的。由于电缆、探头、SMA头、设备本身的误差，VNA系统校准十分必要，

11、常用的有机械校准和电子校准；另外，实际测试中过孔对于损耗测量结果有十分明显的影响，因此需进一步去除掉过孔的影响，而产生了LRM、TRL、SOLT等去嵌（de-embed）校准方式。,TRL校准件设计工具,Page26,2.2 VNA测试,信号完整性测量技术,2,TRL校准理念在于，将线路的两段各取一部分作为中间剩余部分线路测量的探针。,Page27,Single End Trace To drive DIfferential Loss,利用单端线路测量差分损耗的方法。,2.3 SET2DIL测试,信号完整性测量技术,2,目的：简化测量，从而使传统的差分四端口测试变为简单的单端测试，并将此测试方

12、法用于批量板的监控。,传统差分测试需要四个端口同时测量,Page28,2.3 SET2DIL测试,信号完整性测量技术,2,理论上，损耗属于频域范畴，具有很强的频率相关性。此处涉及两个重要概念：假设近似和线路完全对称；按SDD21（插损）=0.5*（S21-S23-S41+S43），在差分对完全对称时，INTEL算法假定：S21=S43 S23=S41于是SDD21=S21-S41INTEL的算法可以通过测量时域的信号响应参数，再通过傅里叶变换转化成频域数值，最终得到插损测量值。从而相当于：TDD21=T21-T41于是，按此等式，只需测试T21和T41即可计算出SDD21，即插入损耗值。,Pa

13、ge29,2.3 SET2DIL测试,信号完整性测量技术,2,理论上，损耗属于频域范畴，具有很强的频率相关性。此处涉及两个重要概念：,按INTEL算法所推导出的差分信号线时域参数测量方法,THRU,Page30,2.3 SET2DIL测试,信号完整性测量技术,2,测试精度评价：与VNA相比还存在一定差距。,随着频率升高，精度不断下降。,12GHz,2.3 SET2DIL测试,信号完整性测量技术,2,2.4 Dk/Df提取,信号完整性测量技术,2,Dk/Df提取基本流程,2.4 Dk/Df提取,信号完整性测量技术,2,2.4 Dk/Df提取,信号完整性测量技术,2,软件操作界面,Page35,目

14、 录,3、PCB制造与信号完整性,2.1 材料2.2 工艺2.3 PCB设计,Page36,3,随着信号频率的增加，PCB基材介质和导线都会吸收能量，造成信号完整性问题。除此之外，PCB加工过程中对材料的处理也会引入信号完整性问题。,Stub length,PCB制造与信号完整性,Page37,3.1 材料,树脂体系和loss tangent之间的关系,3,PCB制造与信号完整性,树脂：,Page38,普通树脂和低损耗树脂对SI的影响,3,PCB制造与信号完整性,Page39,普通树脂和低损耗树脂对SI的影响,3,PCB制造与信号完整性,低损耗Fabric,NE glass(Dk 4.6),S

15、tandard E Glass,Dk 6.6,玻纤,Page40,3,PCB制造与信号完整性,Page41,标准、开纤、低loss玻纤对SI的影响比较,3,PCB制造与信号完整性,Page42,STDLDK,标准、低loss玻纤对SI的影响比较,3,PCB制造与信号完整性,Page43,铜箔,高速信号下，受趋肤效应/深度的影响，铜牙长度直接关系到信号传输质量：,3,PCB制造与信号完整性,Page44,RTF、VLP铜箔对SI的影响比较,RTFVLP,3,PCB制造与信号完整性,Page45,图为三井新型铜箔与传统VLP对SI的影响改善比较,3,PCB制造与信号完整性,Page46,3.1 设

16、计,3,PCB制造与信号完整性,选材和叠构：,对此种情况，严格按客户要求制作，不能随意更改。,Page47,在客户未指定材料的情况下，可按客户损耗要求提供建议。,不同材料的参考插入损耗-SET2DIL测试方法,4,PCB制造与信号完整性-工程设计,Page48,Anti-pad大小对SI的影响比较-插损（建模仿真）,内外层孔环:,尽量依照客户原稿制作，设计过大可能导致不同层孔环间产生容性阻抗导致过孔位置阻抗突变，从而加重反射，影响信号完整性。,3,PCB制造与信号完整性,Page49,反焊盘从下到上依次为18mil、20mil、22mil、24mil、26mil,高速信号PCB的设计：尽量设计

17、较大的anti-pad，以减少铜皮对过孔的干扰。值得注意的是：有时客户不允许PCB供应商修改原稿设计。,Anti-pad大小对SI的影响比较-插损（建模仿真）,anti-pad:,3,PCB制造与信号完整性,Page50,Anti-pad问题实际案例：某生产板由于工程设计时，anti-pad掏铜过多，导致BGA个别位置没有参考层，从而信号返回路径被切断而产生信号完整性问题：,左图为工程设计的anti-pad，相邻层有信号线经过。右图为实际板，铜桥已蚀刻断，造成左图绿色信号线无参考层。,3,PCB制造与信号完整性,Page51,移线（或孔）:对于阻抗线和不清楚功能的线路要格外注意不可私自移动；当

18、遇到单边补偿情况时，需要有工艺数据支持，保证蚀刻后线路中心位置不变。,移线处理,客户端测试结果显示，第1）种设计比第2）种多衰减0.52dB,减小补偿处理,3,PCB制造与信号完整性,Page52,3,PCB制造与信号完整性,3.3 工艺,Page53,PCB前处理等铜面粗化方式很大程度会使铜面粗糙度增加，目前已有非微蚀方式的超粗化技术，很好的保留了低粗糙度铜箔的特性，起到了改善信号完整性的作用。,铜面粗化方式：,3,PCB制造与信号完整性,3.3 工艺,Page54,线宽控制：,3,PCB制造与信号完整性,Page55,对于高速PCB，介质层厚度均匀性也将影响信号传输特性。,介质厚度,3,PCB制造与信号完整性,Page56,3,PCB制造与信号完整性,阻抗控制：,L3,77 ohm,L3,Page57,到了一定的工作频率下，短桩效应将变得不可忽视，OEM也将对控制stub长度提出更高的要求。,树脂含量高低对SI的影响比较-插损（VNA）,stub长度控制：,3,PCB制造与信号完整性,Page58,谢谢！,