intel-Xscale嵌入式系统.ppt

《intel-Xscale嵌入式系统.ppt》由会员分享，可在线阅读，更多相关《intel-Xscale嵌入式系统.ppt（313页珍藏版）》请在三一办公上搜索。

1、第1章嵌入式系统概述,Problem什么叫嵌入式系统（Embedded system)？定义：把计算机直接嵌入到各种应用系统中IEEE:Devices used to control,monitor,or assist the operation of equipment,Machi-nery or plants.Intel:除了用于PC服务器等产品以外的处理器 应用都属于嵌入式系统的范畴导致的结果:嵌入式系统 无处不在,无所不在!,第1章嵌入式系统概述,嵌入式系统(Embedded System)是由:嵌入式微处理器(Embedded CPU)、嵌入式操作系统(Embedded OS)嵌入式

2、应用软件(Embedded Application software),第1章嵌入式系统概述,Problem2 在嵌入式系统中,应如何将嵌入式微处理器(Embedded CPU)放到电 子系统,机械系统或各种其它产品中？解决的办法有：要知道微处理器的各种输入/输出接口标准要让微处理器工作，如何编写各种应用程序？既然是专用计算机，如何使用操作系统OS？,第1章嵌入式系统概述,Princeton ISA 计算机结构存储缓冲寄存器(MBR)：含有将要写到存储器中或从存储器中接收到的一个字。存储地址寄存器(MAR)：指定将要读到MBR或从MBR写到存储器的字的地址。指令缓冲寄存器(IR)：用来暂时存放

3、来自内存某个字的右边一条指令。程序记数器(PC)：存放将要内存中获取的下一对指令的地址。累加器(AC)和乘商寄存器(MQ)：用来暂时存放ALU运算的操作数和结果。例如，两个40位的数相乘，结果是一个80位的数，其中高40位放在AC中，低40位的数放在MQ中。,第1章嵌入式系统概述,第1章嵌入式系统概述,第1章嵌入式系统概述,Problem3现在常用的嵌入式微处理器种类有哪些？种类有：68HCxxxMotorola,CISC.X86intel,CISC.SPARCSun,RISC.PowerPC601/4IBM,Motorola,RISC.ARM,MIPS,XScale,DSP ARM,MIPS

4、,intel,TI RISC.etc.,第1章嵌入式系统概述,Problem4ARM是什么意思？ARM是ARM(Advanced RISC MachinesLimited)公司的名称成立于1990年，英国1985 年4月 26日，第一个ARM原型在英国剑桥的Acorn计算机有限公司诞生 ARM公司是RISC处理器的知识产权 IP供应商为ARM架构处理器提供ARM 内核,第1章嵌入式系统概述,Problem5ARM是现在发展的情况和进展？V1-ARM1 CPUV2-ARM2,ARM3 CPUV3-ARM6V4-ARM7,ARM8,ARM9V5-ARM10,XScale,V5TE-XScale增加

5、了DSP 指令V6-ARM11,第1章嵌入式系统概述,T:内含16bit压缩指令集Thumb.D:支持片内的Debug调试M:采用增强型乘法器MultiplierI:内含嵌入式ICE宏单元S:可综合的软核SoftcoreE:具有DSP的功能J:Jazeller，允许直接执行Java字节码,第1章嵌入式系统概述,Problem6Intel公司和ARM公司有什么关系？Intel的 StrongARM 和 XScale嵌入式处理器是采用了ARM的内核SA-1:StrongARM.SA-110:StrongARM.SA-1100:通用处理器MPU.SA-1110:通用处理器MPU.IXP1200:采用

6、StrongARM核的网络处理器,第1章嵌入式系统概述,SA-1100:通用处理器MPU特点：StrongARM核I-Cache 16KB;D-Cache 16KB;Mini Data Cache 512KB;I-MMU;D-MMU;R/W缓冲器存储器控制模块，可支持ROM,Flash,DRAM,SRAM,PCMCIA.系统控制模块，通用可中断GPIO:28根，看门狗定时计数器间隔定时器中断控制器外设控制模块，LCD液晶驱动控制器，串行口UART，红外口irDA，数字音频Codec，实时时钟RTC，串行外围接口SPI,第1章嵌入式系统概述,Problem7 XScale处理器微架构有什么特点？

7、,第1章嵌入式系统概述,Problem7XScale处理器微架构有什么特点？采用级超级流水线新增乘加器MAC,DSP指令指令I-Cache:32KB.数据D-Cache:32KB.Mini D-Cache:2KB.I-MMU:32路TLB快表D-MMU:32路TLB快表,第1章嵌入式系统概述,Problem7XScale处理器微架构有什么特点？中断控制器(Interrupt)总线控制器(Bus)调试接口(Debug)动态电源管理 etc结论1：嵌入式微处理器是嵌入式系统的硬件 核心,第1章嵌入式系统概述,嵌入式系统是包括硬件和软件两个部分Problem8 市上主要有哪些嵌入式操作(OS)系统？

8、VxWorks-Wind River.通信，军事，航空航天Embedded Linux-精简，抢占式，双内核3个版本WindowsCE6.0-Microsoft.PDA,信息家电/多媒体Palm OSPalmPDApSOSystem-ISI.通信，工业控制，信息家电Nucleus,uC/OS II,Hope,DeltaOS,etc.,第1章嵌入式系统概述,VxWorks：1983年,业界第一个嵌入式实时操作系统.1995年，第一个嵌入式集成开发工具IDETornado.现在，集成嵌入式平台IEPind River Platform.VxWorksOS操作系统基本板VxWorks AE国防，航空

9、航天，测量，控制等Tornado图形化的集成交叉开发工具,第1章嵌入式系统概述,Problem9嵌入式操作系统和PC操作系统比较有什么特点？编码体积小，精简面向应用，可裁剪和移植,量体裁衣实时性强，要求响应速度快故又称RTOS(Real-Time OS).可靠性高,第1章嵌入式系统概述,Problem10设计开发嵌入式系统时，使用什么编程语言？使用高级语言C/C+使用汇编语言C与汇编语言混编最新的Java结论2：嵌入式操作系统是嵌入式系统的软件 核心,第1章嵌入式系统概述,Problem11设计开发嵌入式系统时，使用编程语言的特点？与汇编语言的接口，即与汇编语言混合编程对系统的资源可直接寻址和

10、访问需要较强的位操作功能灵活、快速的中断处理和异常事件处理。结论：中断和异常事件处理是嵌入式系统最重要的特点。,第1章嵌入式系统概述,Problem11设计开发嵌入式系统时，高级语言开发的过程？,第1章嵌入式系统概述,Problem12 嵌入式系统调试方法？,第1章嵌入式系统概述,Problem12 嵌入式系统JTAG调试方法（一）？有调试主机、ARM仿真器(协议转换protocol Con-verter)和目标板个部分组成在调试主机上安装的工具有编辑和编译系统，库文件在主机和目标板之间有协议转换模块，称为调试代理其主要二个作用：协议转换；接口转换，目标端是JTAG接口，主机端是RS-232口

11、，或USB口，或是并行口一般的ARM的仿真器大多是基于JTAG的仿真器,第1章嵌入式系统概述,Problem12 嵌入式系统Angel调试方法（二）？在目标板上的CPU已经固化了一个完整的调试监控程序，该程序可接受调试主机的命令，并执行，如设置断点、单步运行、读写存储器等同时监控程序将数据传送到主机上前提：目标板正常工作目标板上固化完整的调试监控程序主机和目标板之间可用串口、并口、以太网通信，非JTAG口，故占用了用户资源有一个固化在目标板存储器中的调试监控程序,第1章嵌入式系统概述,Problem12 嵌入式系统仿真头调试方法（三）？用仿真头的调试方法是传统的调试方法即使用一个单片机作为仿真

12、头，取代目标板上的CPU这种在线仿真器和调试主机之间可以有多种连接方式使用这种方法的仿真器一般设计复杂，因此价格较昂贵，实际使用中较少,第1章嵌入式系统概述,Problem12 基于软件仿真的调试方法（四）？前种方法是依赖硬件的调试方法没有CPU，就无法调试软件调试方法可以不依赖硬件，此时调试系统提供一个软件仿真工具这个软件仿真工具对于在调试系统中执行的用户指令作出解释，记录和报告指令执行的结果，以及存储器和寄存器的变化软件仿真调试方法主要应用在学习过程中，在没有硬件支持下学习系统设计调试，检查程序,第1章嵌入式系统概述,思考题：什么叫嵌入式系统（Embedded system)？XScale

13、处理器微架构有什么特点？嵌入式操作系统和PC操作系统比较有什么特点？4.设计开发嵌入式系统时，使用编程语言的特点？5.设计开发嵌入式系统时，高级语言开发的过程？,第2章ARM体系结构,结论：嵌入式微处理器是嵌入式系统的硬件核心Problem该如何认识，掌握和使用嵌入式微处理器ARM？ARM公司将ARM知识产权IP出售给许多IC厂ARM处理器是32/16bit的RISC架构ARM架构(Architecture)的特点：开放的，可扩展结构.低功耗/电压，高集成度半导体厂和SoC系统厂生产SoC Chip.,第2章ARM体系结构,Problem CISC Vs RISC?CISC:在微处理器的基本指

14、令集不变的情况下，增加新的指令和逻辑电路，使处理器的功能增强新的复杂指令不断增加，使处理器设计更加复杂指令集中的各条指令使用极不合理20%的指令经常使用，占程序运行时间的80%；80%的指令很少使用，占了程序运行时间的20%结论：有用指令使用太少，无用的指令使用太多,第2章ARM体系结构,典型指令使用频度,第2章ARM体系结构,ProblemRISC Vs CISC?RISC:不是简单地减少指令集，而是将着眼点放在如何使微处理器的结构更加合理，提高运算效率选取使用频率最高的简单的指令，避免复杂指令，将指令长度固定，指令格式和寻址方式种类减少，以硬联线为主，不用或少用微程序控制等措施来达到目的大

15、量使用寄存器，数据处理只对寄存器进行，减少对存储器的访存次数优化编译技术,第2章ARM体系结构,ProblemCISC Vs RISC结构?,第2章ARM体系结构,Problem3.什么是Thumb指令集？ARM 指令是32bit指令集,但目前指令代码利用率较低故定义了16bit Thumb指令集Thumb指令有更好的代码密度，芯片的size仅仅比原先增加6%,可使程序存储器更小,第2章ARM体系结构,Problem4.ARM为何要有多种工作模式？工作模式多，微处理器的功能也就强大ARM有种工作模式：用户，快中断，中断，管理，中止，系统，未定义除用户模式外，其余均为特权模式提高效率,第2章AR

16、M体系结构,Problem什么叫在线仿真ICE-RT(In Circuit Emulator-Real Time)？芯片内部的工作状态无法用常规的方法来测试，故在设计芯片时，设计了在线实时ICE-RT逻辑，通过JTAG来仿真调试ARM架构的微处理机在仿真调试过程中，通过该模块可以设置断点模块内有多个寄存器，在调试时可以通过串行工作的扫描链访问这些寄存器,第2章ARM体系结构,Problem什么是JTAG?是Joint Test Action Group的缩写.符合IEEE1149.1标准即关于测试访问接口和边界扫描结构的标准JTAG接口是目标CPU在调试时与外界连接的最主要的接口有条线：TDI

17、 测试数据输入，TDO测试数据输出，TCK测试时钟，TMS测试模式选择ARM开发工具ADS原理与应用赵星寒，北航出版ISBN7-81077-748-3,第2章ARM体系结构,ProblemARM架构有什么样的接口和总线？有协处理器接口，可接16个协处理器即可使ARM内核最小，又方便扩充各种功能有片上总线OCB(On-chip bus)的AMBA(Advanced Micro-controller Bus Architecture).,第2章ARM体系结构,Problem8什么是AMBA(Advanced Micro-controller Bus Architecture)总线架构？OCB(on

18、-chip bus)定义了组总线先进高性能总线AHB(Advanced high perfor-mance Bus)先进系统总线ASB(Advanced System Bus)先进外设总线(Advanced Peripheral Bus),第2章ARM体系结构,Problem9低电压，低功耗的设计对CMOS电路来说，功耗Pc计算：,第2章ARM体系结构,Problem10怎样降低CPU的功耗？减小工作电压Vdd.减少门的翻转次数减少门的数目，降低芯片的集成度降低时钟的频率,第2章ARM体系结构,Problem10 ARM的架构是怎样的?,第2章ARM体系结构,Problem11算数和逻辑单元A

19、LU的逻辑结构?,第2章ARM体系结构,Problem12 算数逻辑单元ALU结构?,第2章ARM体系结构,Problem11算数和逻辑单元ALU的逻辑结构?假设n-bit的ALU由S=(Sk-1,S0)选择位决定对 n-bit的输入A=(An-1,.,A0),B=(Bn-1,B0)是执行算数运算还是逻辑运算,输出Z=(Zn-1,Z0).假设有种功能，需要个选择变量S2,S1,S0.,第2章ARM体系结构,第2章ARM体系结构,第2章ARM体系结构,上图是完整的ALU.每一个操作数可选是否取反，然后相加或在逻辑单元中组合最终选需要的结果送到总线上标识位C和V在加法器中产生，标志位N来自结果的3

20、1位的拷贝，标志位Z则从整个结果总线求值产生标志位Z需要输入端的“或非”门加法器在ARM9TDMI中进一步改进使用了进位判决(carry arbitration)加法器，该加法器使用“并行前置(parallel-prefix)”逻辑结构树,第2章ARM体系结构,Problem13 桶型移位寄存器结构?减少移位延迟时间，采用3232的桶型移位器可以使左移右移n位，环移n位和算数右移n位都可一次完成例44为的桶形移位寄存器的示意图,第2章ARM体系结构,Problem13 桶型移位寄存器结构?,第2章ARM体系结构,Problem13 桶型移位寄存器工作例:IN=1001,右移2位，变成 OUT=

21、0010.右的个交叉开关接上，OUT1=IN3,OUT0=IN2.OUT2=OUT3=0不变IN=1001,右环移位，变成OUT=1100.右1和左3开关同时接上，OUT0=IN1,OUT1=IN2,OUT2=IN3,OUT3=IN0.算数右移只要把没有连接的输出位同时充以”0”.,第2章ARM体系结构,Problem15高速乘法器有什么作用?通常乘法器采用“加移位”的原理方法实现ARM为提高运算速度，用了两位乘法的方法,第2章ARM体系结构,Problem16高速乘法器有什么作用?,第2章ARM体系结构,Problem16浮点部件有什么作用?,第2章ARM体系结构,Problem17控制器部

22、件有什么作用?,第2章ARM体系结构,Problem18为何要有寄存器?共有多少个寄存器?RISC的特点是大量使用寄存器数据处理在R中共有37个32bit寄存组被分成若干组(BANK)31个通用寄存器：包括程序计数器PC.6个状态寄存器：用以标识CPU的工作状态及程序的运行状态，目前只使用了其中的一部分这些寄存器不能被同时访问，取决CPU的模式但在任何时侯，通用寄存器R0R14，程序计数器PC，12个状态寄存器是可访问的,第2章ARM体系结构,Problem19为何要有寄存器?共有多少个寄存器?R0R15是32bit通用寄存器，R15是程序计数器 PC，R14是链接寄存器LR，R13是堆栈指针

23、SP.当前状态寄存器CPSR(Current Program Status Register)包含N,Z,C,V,Q,I,F,T,Mode位保护程序状态寄存器SPSR(Saved ProgramStatus Register)在系统模式下保存CPSR中的内容,第2章ARM体系结构,Problem20ARM的编程模式?有用户模式和系统模式系统模式包括：系统、快中断请求FIQ(Fast Int-errupt Request)、中断请求IRQ(Interrupt Request)、管理SVC(Supervisor)、中止(Abort)、和未定义(Undefined)模式。总共有种模式,第2章ARM体

24、系结构,Problem20 CPSR中的每位含义条件码标识：负数标识结果为标识进位位标识溢出标识DSP的溢出饱和(选用).,第2章ARM体系结构,Problem20 CPSR中的每位含义控制位：I-IRQ中断禁止位F-FIQ快中断禁止位TThumb位Mode:处理器的工作模式SPSR:保存CPSR的内容,第2章ARM体系结构,Problem21何为ARM的Thumb状态Thumb状态寄存器只是全部寄存器中的一部分用R0-R7,R13(SP),R14(LR),R15(PC)和CPSRThumb的工作模式和ARM的工作模式一样，也有种每种模式都有一组：SP,LR SPSR寄存器.,第2章ARM体系

25、结构,Problem21何为ARM的Thumb状态,第2章ARM体系结构,Problem22什么叫异常(Exception)?是由内部或外部中断源产生，引起处理器处理处理异常前，原状态必须保留，使得异常处理完成后，原来的程序又可重新执行下去在同一个时刻，可能出现多个异常工作在异常模式时，R14和SPSR用于保存状态,第2章ARM体系结构,Problem22如何处理异常(Exception)?,第2章ARM体系结构,R14_=return linkSPSR_=CPSRCPSR4:0=execption mode numberCPSR5=0/*/If=Reset or FIQ thenCPSR6=

26、1/*/CPSR7=1/*/PC=exception vector address,第2章ARM体系结构,Problem23复位?复位时完成下列操作R14_svc=UNPREDICTABLE ValueSPSR_svc=UNPREDICTABLE ValueCPSR4:0=0b10011CPSR5=0CPSR6=1CPSR7=1PC=0 x0000 0000,第2章ARM体系结构,Problem24软件中断SWI(Software Interrupt)?软件中断SWI指令进入管理模式，常用于调用OS.完成以下操作：r14_svc=addre of next instruntion after

27、the SWI instructionSPSR_SVC=CPSRCPSR4:0=0b10011CPSR5=0CPSR7=1PC=0 x0000 0008,第2章ARM体系结构,Problem25中断请求IRQ(Interrupt Requist)做什么?通过IRQ输入脚产生外部中断请求CPSR中的I=1,禁中断=,开中断R14_irq=address of next instruction to be executed+4SPSR_irg=CPSRCPSR4:0=0b10010CPSR5=0CPSR7=1PC=0 x0000 0018,第2章ARM体系结构,Problem25中断请求IRQ(I

28、nterrupt Requist)返回?可通过“SUBS PC,R14,#4”指令从中端服务返回，并恢复PC和CPSR的值，在继续执行被中断的原先的程序,第2章ARM体系结构,Problem25快速中断请求FIQ(Fast Interrupt Request)?通过FIQ输入脚产生外部快中断请求FIQ优先级高于IRQ.进入FIQ会屏蔽IRQCPSR的F=1,禁快中断；F=0开快中断,第2章ARM体系结构,R14_fiq=address of next instruction to be executed+4SPSR_fiq=CPSRCPSR4:0=0b10001CPSR5=0CPSR6=1PC

29、=0 x0000 001C可通过“SUBS PC,R14,#4”指令从中端服务返回，并恢复PC和CPSR的值，在继续执行被中断的原先的程序,第2章ARM体系结构,Problem26 ARM流水线结构特点?,第2章ARM体系结构,Problem27 ARM架构的级流水线原理,第2章ARM体系结构,Problem28 ARM架构的级流水线原理,第2章ARM体系结构,Problem29 ARM架构流水线的数据相关问题,第2章ARM体系结构,Problem30 ARM架构流水线的控制相关问题,第2章ARM体系结构,Problem31 ARM处理器的存储器寻址空间有多大?ARM内部设计有高速缓冲存储器(

30、Cache).即指令快存：I-Cache；数据快存：D-Cache目前可以寻址的空间是：,第2章ARM体系结构,Problem32 ARM处理器的内部有RAM 和 ROM吗?ARM处理器的片内没有RAM 和 ROM.系统需要的RAM，ROM和Flash都需要通过总线Bus外接寻址空间范围是4GB.片内有MMU(Memory Management Unit)进存储器的管理可外接PCMCIA.,第2章ARM体系结构,Problem33 ARM处理器的存储空间是怎样规划的?存储空间可以分为：可快存可缓冲区(Cacheable/Bufferable).不可快存不可缓冲区,第2章ARM体系结构,Prob

31、lem34 ARM该如何连接 Memory?首先要知道Memory细节：DRAM的时序图 DRAM的管脚图 ROM 发展趋势:Flash 逐步代替 ROM.,第2章ARM体系结构,Problem35动态DRAM的时序图,第2章ARM体系结构,Problem36为何要设计高速缓冲存储器Cache？主存和CPU之间有速度的差距Cache存储器介于CPU和主存之间Cache速度比主存快可解决存储速度的问题构成：Cache-主存层次从CPU角度来看，速度接近Cache，而容量接近于主存,第2章ARM体系结构,Problem37ARM中Cache架构特点是什么？以前是将指令和数据的Cache设计在一块目

32、前是将指令和数据的Cache分开设计，分别是 I-Cache,D-Cache.称为哈佛结构哈佛结构可以提高处理器的处理速度,第2章ARM体系结构,Problem38Cache架构的性能比较,第2章ARM体系结构,Problem39主存的信息是如何放到Cache中？Cache的容量比主存容量小要用某种函数将主存地址映像到Cache中称为地址映像三种映像：直接映像(Direct Mapped),组相联映像(Set associative),全相联映像(Fully associative),第2章ARM体系结构,Problem40什么是直接映像(Direct Mapped)?如果：j是cache的字

33、块号，i是主存的字块号 主存的第0,c,2c+1块映像到cache的第快，类推,第2章ARM体系结构,Problem41什么是组相联映像(Set associative)?如果把cache字块分为c组，每组含2r个字块，则有c=c+r.主存的字块 Mm(i)(0 i 2m-1)映像到 cache字块Mc(j)(0 j 2c-1),第2章ARM体系结构,Problem42什么是全相联映像(Fully associative)?主存的块可以放到cache的任意一块中用内容寻址存储器CAM(Content Addressed Memory)来实现送来的地址与Cache所有项中的地址标识作比较，以判断

34、是否命中命中率高，但设计的芯片面积较大,第2章ARM体系结构,Problem42ARM架构的映像方式是怎样的?新型的ARM架构采用的是分块（段）的全相联结构,第2章ARM体系结构,Problem ARM 的MMU结构特点ARM中有大页(64KB)，小页(4KB)，微页(1KB)和段(1MB)ARM的存储器管理通过系统控制协处理器CP15来实现协处理器CP15共有16个寄存器R0R15其中寄存器R4,R11,R12是保留的,第2章ARM体系结构,Problem协处理器CP15中的各寄存器作用R0-ID寄存器R1-控制寄存器R2-地址变换表基址R3-域访问控制寄存器R5-故障状态寄存器R6-故障地

35、址寄存器R7-Cache快存操作,第2章ARM体系结构,Problem协处理器CP15中的各寄存器作用R8-变换后备缓冲器TLB操作R9-读缓冲操作R10-变换后备缓冲器TLB锁住R13进程ID映像R14-调试支持R15-调试和时钟控制,第2章ARM体系结构,Problem43ARM架构处理器核和处理器内核的I/O结构是怎样的?ARM架构的核一般是没有I/O部件和模块.处理器中的I/O可以通过AMBA总线来扩充.,第2章ARM体系结构,Problem44ARM是如何采用存储器映像I/O的方式?将I/O端口地址作为特殊的存储器地址.I/O与真正的存储器读/写有不同之处,存储器可 重复读,读出值不

36、变.I/O输入值会变化.I/O单元对用户码是不可访问的.I/O设备的访问只可以通过系统管理调用(SWI)或 C的库函数来使用这些调用.,第2章ARM体系结构,Problem45ARM中何时使用DMA方式?当数据流量比较大.当中断处理比较频繁时 不需要处理器介入.SA-1110和XScale处理器具有DMA方式,第2章ARM体系结构,Problem4ARM的中断方式有哪些？有快速中断FIQ.有一般中断IRQ.,第2章ARM体系结构,Problem47ARM的中断方式有哪些？有快速中断FIQ.有一般中断IRQ.,第2章ARM体系结构,Problem48FIQ中断方式的特点有哪些？FIQ可以缩短中断

37、的响应时间 FIQ的中断向量为0 x1C,位于中断向量表的最后 FIQ的中断处理服务程序可以直接放在0 x1C开始的存储单元，省去中断中的分支指令，省时间用cache的锁操作，将中断向量和处理程序一起锁在cache 中，提高响应速度,第2章ARM体系结构,Problem48FIQ中断方式的特点有哪些？,第2章ARM体系结构,Problem49ARM的协处理器接口特点？增加硬件协处理器，可支持指令集的扩充最多有个逻辑协处理器每个协处理器有多达个寄存器协处理器使用Load/Store体系结构,第2章ARM体系结构,Problem49ARM7TDMI的协处理器接口特点？,第2章ARM体系结构,Pro

38、blem49ARM的AMBA(Advanced Microcontroller Bus)接口有何特点？是片上总线OCB(On-Chip Bus)的标准有高性能总线AHB(Advanced High-performance Bus),先进系统总线ASB(Advanced System Bus),先进外设总线APB(Advanced Peripheral Bus).,第2章ARM体系结构,Problem50ARM的AMBA(AdvancedMicrocontroller Bus)接口如何连接？,第2章ARM体系结构,Problem51ARM的ASB(Advanced System Bus),有啥特

39、点？用来连接高性能系统模块.支持突发(Burst)方式数据传送.可支持多主机.,第2章ARM体系结构,Problem52ARM的AHB(Advanced High-perfor-mance Bus),有啥特点？支持突发(Burst)方式数据传送.支持分离式总线事物处理，提高总线利用率.AHB有逐步代替ASB的趋势,第2章ARM体系结构,Problem53ARM的APB(Advanced peripheral-Bus),有啥特点？为外围宏单元提供接口.UART,Timer,Paraller Port.,第2章ARM体系结构,Problem54AMBA接口该如何测试好或坏？AMBA提供了模块测试的

40、途径测试设备作为ASB总线上的主设备,来测试AMBA上的各个模块,第2章ARM体系结构,Problem55JTAG是什么意思？ARM内核提供了IEEE1149.1标准的JTAG(Joint Test Action Group)调试接口JTAG使用边界扫描技术JTAG采用边界扫描技术与ARM CPU内核通信，不使用ARM片上任何硬件资源，也不需要目标存储器，且JTAG调试的目标程序是在目标板上执行的，故仿真调试更接近于目标硬件，容易发现程序中的问题另外JTAG较便宜,第2章ARM体系结构,第2章ARM体系结构,第2章ARM体系结构,第2章ARM体系结构,Problem55目前的ARM处理器内核有

41、多少种？ARM架构的内核有:ARM7TDMI,ARM8,ARM9TDMI,ARM10TDMI,ARM11StrongARM(SA-1)等,第2章ARM体系结构,Problem56ARM7TDMI内核组织结构？,第2章ARM体系结构,Problem57ARM7TDMI与存储器如何联接？用接口的32位地址总线A31:0.用接口的32位双向数据总线D31:0.单向32位数据总线Din31:0和Dout31:0.存储器访问请求.地址顺序seq.访问宽度mas1:0.数据锁存控制bl3:0.,第2章ARM体系结构,Problem58ARM7TDMI访问存储器种类型？访问存储器的种类型由mreq,seq信

42、号控制,第2章ARM体系结构,Problem59ARM7TDMI协处理器接口信号？应答信号.区分操作码和取数信号.协处理器指令信号.是协处理器至ARM7TDMI核应答信号.,第2章ARM体系结构,Problem60？,第2章ARM体系结构,Problem61ARM7TDMI的JTAG调试方法？,第3章ARM指令系统,ARM指令集架构ISA(Instruction Set Architecture).指令集架构ISA是软件与硬件层之间的接口软件方面：提供了微处理器的汇编语言指令是用户和微处理器之间，在最最底层的接口硬件方面：为指令提供了需要的寄存器组在微处理器中，会提供一组用户所看见的寄存器,第

43、3章ARM指令系统,ARM指令集架构ISA(Instruction SetArchitecture).,第3章ARM指令系统,Problem60ARM指令系统有何特点？与X86(CISC)不同.看某条指令:SUBNES R4,R5,R7,LSR R2指令结构：,第3章ARM指令系统,Problem61指令结构的含义？cond,bit2831.I,bit25.决定operand2的格式Opcode,bit2124.操作码Rn,bit1619.第操作数寄存器编号Rd,bit1215.结果寄存器编号S,bit20.对标志寄存器的影响operand2,bit011,第2操作数,第3章ARM指令系统,P

44、roblem61ARM指令特点？所有的指令都是条件执行第操作数是非常灵活提供协处理器接口，增加复杂功能16位的Thumb指令提高代码密度指令的特点，指令少，且等长，利用流水线技术，使用多寄存器，且多为用简单的Load/Store指令,第3章ARM指令系统,Problem61ARM指令大致分类？分支类指令数据处理类指令乘法类指令数据传送类指令协处理器类指令及杂项指令,第3章ARM指令系统,Problem62ARM指令集,第3章ARM指令系统,第3章ARM指令系统,第3章ARM指令系统,第3章ARM指令系统,协处理器类及杂项指令,第3章ARM指令系统,第3章ARM指令系统,Problem62何为A

45、RM指令的条件域？在ARM状态下：指令是根据CPSR以及条件域有条件地执行条件域决定在什么时候执行该条指令如果对应的C,N,Z和V满足条件域的条件，就执行该指令否则就忽略它条件共有16种，以2个字母的后缀出现在助记符见 P.97,表3-3条件码,第3章ARM指令系统,第3章ARM指令系统,第3章ARM指令系统,第3章ARM指令系统,Problem63ARM指令的寄存器寻址？寄存器寻址ADD R0,R1,R2;R0R1+R2,第3章ARM指令系统,Problem64立即数寻址？立即数寻址ADD R3,R3,#1;R3R3+1,第3章ARM指令系统,Problem65寄存器间接寻址？寄存器间接寻址

46、LDR R0,R3;(R3)R0,第3章ARM指令系统,Problem66寄存器变址？寄存器变址LDR R0R1,#14;(R1)+4)R0LDR R0,R1,#4!;LDR R0,R1,#4;LDR R0,R1,R2;,第3章ARM指令系统,Problem67多寄存器寻址？多寄存器寻址LDMIA R1,R0,R2,R5;R0R1,R2R1+4,R5R1+8,第3章ARM指令系统,Problem68堆栈寻址？堆栈寻址向上生长：向高地址方向生长，递增堆栈向下生长：向低地址方向生长，递减堆栈,第3章ARM指令系统,Problem69块拷贝寻址？,第3章ARM指令系统,Problem70相对寻址？相

47、对寻址B rel;(PC)+rel PC,第3章ARM指令系统,Problem70ARM转移类指令？BX转移及改变指令集.BXcondRm，其中：Rm含转移地址的寄存器 例：BX R7 BXVS R0B和BL-转移及带链接转移 Bcondlabel BLcondlabel,第3章ARM指令系统,BLX-带链接分支并可选地交换指令集 BLXcondRm BLX label,第3章ARM指令系统,Problem71ARM数据处理类指令？灵活的第操作数operand2.其中，operand2有2种形式：#immed_8r:Rm,shift:Rm存储第操作数的寄存器；shift表示位移，有ASR，LS

48、R，LSL，ROR，RRX,第3章ARM指令系统,Problem71ARM数据处理类指令？ADD,SUB,RSB,ADC,SBC,RSC,AND,ORR,EOR,和BIC指令句法：OpcodecondSRd,Rn,operand2Opcode ADD,SUB,RSB,ADC,SBC,RSC,AND,ORR,EOR,BIC之一 可选后缀，更新条件码标志Rd 结果寄存器operand2 灵活的第2操作数,第3章ARM指令系统,数据处理类指令的字节码结构见P.101,图3-4用法：ADDSUBRSBADCSBCRSCANDORREORBIC,第3章ARM指令系统,条件码标志：若指定S，则将改变N，Z

49、，C，和VR15的使用：若R15作为Rn使用，则使用的值是指令的地址加8，移位不允许使用R15,第3章ARM指令系统,MOV,MVN-传送和传送非指令MOVcondSRd,operand2 MVNcondSRd,operand2MOV R5,R2 MVNNE R11,#0 xF000000B MOVS R0,R0,ASR R3 MOV PC,R14 MOVS PC,R14,第3章ARM指令系统,CMP,CMN,TST,TEQopcodecondRn,operand2改变N,Z,C,VCMP R2,R8 CMN R1,#6400 CMPGT R13,R7,LSL#2 TST R1,0 x3F8

50、TEQEQ R10,R8,第3章ARM指令系统,CLZ-前导0计数CLZcondRd,Rm;Rd是寄存器，不允许是R15CLZ R4,R9 CLZNE R2,R3MUL,MLA-乘法和乘加(32位32位，结果为低32位).MULcondSRd,Rm,Rs;RdRmRs MLAcondSRd,Rm,Rs;Rn,RdRmRs+Rn,第3章ARM指令系统,UMULL,UMLAL,SMULL,SMLALopcondSRdLo,RdHi,Rm,RsUMULL R1,R4,R2,R3 SMULLLE R1,R5,R2,R3SMULxy(带符号乘法)-16位16位，结果32位SUMLcondRd,Rm,Rs