IC工艺技术9双极型集成电路工艺技术.ppt

《IC工艺技术9双极型集成电路工艺技术.ppt》由会员分享，可在线阅读，更多相关《IC工艺技术9双极型集成电路工艺技术.ppt（80页珍藏版）》请在三一办公上搜索。

1、集成电路工艺技术讲座第九讲,双极型集成电路工艺技术,双极集成电路工艺技术,集成电路中的晶体管和无源器件工艺和设计的界面设计手册PN隔离双极工艺流程先进双极工艺工艺和器件模拟在工艺设计中的应用,（一）集成电路中的晶体管和无源器件,NPN晶体管结构外延和隔离埋层和深集电极PNP晶体管集成电阻和电容,集成电路中的NPN晶体管,集成电路中的PNP体管,集成电路中的PNP体管,集成电阻,p,n,金属,集成电阻,Pinch电阻,P base,衬底,N Epi,集成电容,N,P+,金属,介质层,（二）工艺和设计的界面设计手册,器件和工艺指标设计规则简要工艺流程和光刻版顺序光刻版制作要求PCM文件模型参数,2

2、um 18V spec,2um 18V spec,设计规则设计与工艺制作的接口,目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，以提高电路的成品率内容：根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、面积等规则，分别给出它们的最小值，,2um 18V设计规则例 BP,a min width 4umb clearance to BN 8um,2um 18V设计规则例 Deep N+,a Min.Width 4.0umc BN extension DN 1.0umd

3、Clearance to BP 9.0um,2um 18V设计规则例 Isolation(ISO),aMin.width4.0bClearance to BN8.0umdClearance to DN9.0um,2um 18V设计规则例 N+Emitter,a 1 Min.width 4.0 um i PBAS extension NEMT 1.5um j Space NEMT 3.0 um,2um 18V设计规则例 contact,a1 Min.Width 2.0umb XBAS extension BCONT 1.0um,2um 18V设计规则例 Metal,a Min.width 3.0

4、ume Space 2.0um under 500um parallel linef Space 3.0um Over 500um parallel line,Brief Process flow&Mask Sequence,1 Starting material2 Initial oxidation3 Buried N photo/etch4 BN implant5 BN drive-in6 Buried P photo7 BP implant8 Epi growth9 Initial oxidation10 Deep N+photo/etch11 POCl3 pre-deposition

5、and oxidation,Brief Process flow&Mask Sequence,12*Pbase photo13*PBAS implant14*Implanter resistor photo15*Resistor implant16*Extrinsic Pbase photo17*XBAS implant18 Drive-in19 N Emitter photo/etch20 NEMT implant21 NEMT drive-in22 Capacitor photo/etch,Brief Process flow&Mask Sequence,23 Capacitor oxid

6、ation24 Si3N4 deposition25 Contact photo/etch26 Metal1 deposition27 Metal1 photo/etch28 Oxide deposition29 Via photo/etch30 Metal2 deposition31 Metal2 photo/etch33 USG/SiN Deposition33 Pad photo/etch34 Alloy,制版信息,光刻机类型和光刻版大小制版工具（图形发生器，电子束制版）版材料（石英，低膨胀玻璃）制版精度芯片和划片槽尺寸套准和CD标记PCM图形插入方案,制版信息Process Bias,

7、PCM,（三）PN结隔离双极工艺流程（2um 18V）,双极IC工艺流程,N+埋层光刻和Sb+注入,P(111)Sub10-20-cm,75kev4.5E15cm-2,双极IC工艺流程,N+埋层扩散,1225C 60N2+60O212+/-3/sq,4.2um,N+埋层版,双极IC工艺流程,P埋层光刻和B+离子注入,P Sub,N+,50kev 4E14cm-2,P埋层版,双极IC工艺流程,外延,P Sub,N-Epi,N+埋层,18V 8.0 0.5um 1.70.2cm36V 13.5 0.8um 4.3 0.43 cm,外延层参数选择,外延电阻率应主要满足BVbco的要求，可查BVNd曲

8、线外延厚度 Xjbc+Wbc+Wbn,基区,埋层,Xjbc,Wbc,Epi,Wbn,外延层的质量评价,外延电阻率外延厚度畸埋层图形偏移，畸变及对策缺陷（特别在有埋层图形处）,双极IC工艺流程,外延后氧化DN光刻磷予淀积(5.40.5/sq)磷扩散,P Sub,N-Epi,N+埋层,DN版,双极IC工艺流程,去除全部氧化层，重新生长PAD氧化层,P Sub,N-Epi,N+埋层,双极IC工艺流程,基区(PBAS)光刻和B+注入B+注入,P Sub,N-Epi,N+埋层,80kev4.1E14cm-2,基区版,双极IC工艺流程,外基区(XBAS)（隔离）光刻B+注入,P Sub,N-Epi,N+埋

9、层,80kev4.1E14cm-2,光刻胶,基区和非本征基区,基区（本征基区），外基区（非本征基区，浓基区）非本征基区作用减小基区串联电阻（提高功率增益）减小噪声,隔离（XBAS)版,双极IC工艺流程,基区（隔离）推进,P Sub,N-Epi,N+埋层,Rs=2238/sqXj=1.5um,单向隔离和对通隔离,单向隔离和对通隔离对通隔离优点减少隔离时间（尤其在外延层厚时）减少横向扩散，从而可减少隔离区宽度上隔离和XBAS可合用一块版,双极IC工艺流程,发射区光刻磷注入扩散,P Sub,N-Epi,N+埋层,Rs=7.90.8/sqXj=1.0um,发射区版,双极IC工艺流程制作电容,基区,发射

10、区+,氮化硅450A,氧化硅1500A,电容版,双极IC工艺流程,接触孔光刻,P Sub,N-Epi,N+埋层,接触孔版,双极IC工艺流程,金属连线,P Sub,N-Epi,N+埋层,金属1版,通孔版,金属2版,双层金属布线,压点（PAD）版,工艺控制计划（例）,（四）先进双极工艺,双极型晶体管尺寸的缩小氧化物隔离双极工艺多晶硅发射极双极工艺,双极型晶体管尺寸的缩小,氧化物隔离的双极晶体管,氧化物隔离双极工艺,氧化物隔离双极工艺,氧化物隔离双极工艺,多晶硅发射极晶体管,多晶硅发射极晶体管杂质分布,多晶硅发射极双极工艺(1),多晶硅发射极双极工艺(2),多晶硅发射极双极工艺(3),模拟双极IC工

11、艺特点(1),器件特性的精度要求高组成差分对的晶体管特性如,Vbe一致性好要求晶体管有较大的放大倍数100要求输出晶体管有较大的驱动能力 Vce(sat)小,例：0.11-0.21mV(Ic=1mA,Ib=100uA)要求晶体管的线性度好(1uA)/(100uA)例：70-110%,模拟双极IC工艺特点(2),pnp晶体管 横向和纵向pnp晶体管电容 大容量 MOS电容电阻 宽范围 扩散电阻10-100/sq 注入电阻0.5-2 k/sq夹断电阻 5-20 k/sq,纵向pnp晶体管,（五）工艺和器件模拟在工艺设计中的应用,双极工艺模拟(SUPREM3),TITLE:Bipolar Devic

12、e(SB20A):Active Region.#Initialize the silicon substrate.Initialize Silicon Boron Resistivity=15 Thick=10.dX=.02 xdX=.05 Spaces=200#Grow initial oxidation=7500ADiffusion Temperature=1100 Time=70 WetO2#Etch the oxide over the buried layer regions.Etch Oxide#Grow implanted oxide(175A)for BN layer oxid

13、ationDiffusion Temperature=875 Time=20 DryO2#Implant and drive-in the antimony buried layer Implant Antimony Dose=4.8e15 Energy=75Diffusion Temperature=1225 Time=360 N2Diffusion Temperature=1225 Time=120 DryO2,双极工艺模拟(SUPREM3),Etch Oxide#Grow 9.5 micron of phosphorus doped epi.Epitaxy Temperature=118

14、0 Time=13 Growth.Rate=0.8 Phosphorus Gas.Conc=3e15#EPI initial oxidationDiffusion Temperature=1100 Time=120 WetO2#ISO photo#ISO implant oxidationDiffusion Temperature=1000 Time=200 DryO2#ISO implant Implant Boron Dose=5E15 Energy=130#ISO pre-driveDiffusion Temperature=1175 Time=180 Nitrogen#ISO driv

15、eDiffusion Temperature=1100 Time=60 WetO2,双极工艺模拟(SUPREM3),#Deep collector pre-depDiffusion Temperature=980 Time=45 c.phosphorus=5e18#Getter oxidationDiffusion Temperature=900 Time=60 DryO2#Deep collector driveDiffusion Temperature=1200 Time=150 DryO2#Oxide removalEtch oxide#ReoxidationDiffusion Temp

16、erature=1100 Time=30 DryO2Diffusion Temperature=1100 Time=95 WetO2#Etch the oxide for base regionEtch Oxide,双极工艺模拟(SUPREM3),#Move the fine grid to the surface.Grid Layer.1 Xdx=0.#Grow oxide for base implantDiffusion Temperature=1000 Time=25 WetO2#Implant the boron base.Implant Boron Dose=3E14 Energy

17、=120#Base diffution Diffusion Temperature=1175 Time=30 NitrogenDiffusion Temperature=1175 Time=25 DryO2#Dope Emitter Diffusion Temperature=980 Time=30 c.phosphorus=1e21,双极工艺模拟(SUPREM3),#Remove oxide from emitter region.Etch Oxide#Emitter oxidationDiffusion Temperature=875 Time=5 DryO2Diffusion Temperature=875 Time=120 WetO2Diffusion Temperature=875 Time=10 DryO2etch oxideTonyPlot-ttitle sbssb04.in:Final Bipolar Active Region#Save the resulting active region.Structure outfile=s3ex04.strElectrical Bias layer=1 region=2End.Elecprint layer,双极工艺模拟(SUPREM3)杂质分布,双极IC工艺器件模拟,双极IC工艺-器件模拟,