EMI和分层设计.ppt

《EMI和分层设计.ppt》由会员分享，可在线阅读，更多相关《EMI和分层设计.ppt（66页珍藏版）》请在三一办公上搜索。

1、,电磁兼容分层与综合设计法(2)(2012年5月版本)为回报社会并答谢全国广大新老朋友的厚爱 现以最新版本ppt为您免费讲课 请联系:Email:,白同云 教材:电磁兼容设计(第二版),白同云编著 北京邮电大学出版社,2011年6月出版,3.1/tr 600MHz 当频率高于600MHz时，去耦电容器中存在的引线电感与电容器产生的自谐振，开始限制这一技术的频率范围，使去耦电容器失效。1987年Yablonovitch E和John S提出了周期光子带隙结构（Photonic Band-Gap PBG），即光子晶体的概念.所谓的光子带隙是指某一频率范围的波不能在此周期性结构中传播，即这种结构本身

2、存在“禁带”。它在接地板上腐蚀出由一定几何图形的单元组成的周期性阵列结构,用以改变衬底的有效介电常数分布,从而改变了传输线的分布参数模型，在一定频段内传播模式也随之改变，从而具有带隙特性。这一概念最初是在光学领域提出的，现在它的研究范围已扩展到微波波段。微波波段的带隙常称为电磁带隙（Electromagnetic Band-Gap EBG），光子晶体的引入为微波领域提供了新的研究方向。光子晶体完全倚靠自身结构就可实现带阻滤波，抑制SSN噪声,且结构简单，在微波电路、微波天线等方面均具有广阔的应用前景。由于光子晶体中折射率在空间上必须为周期性的函数，因此光子晶体按照空间维度可以区分为一维光子晶体

3、、二维光子晶体和三维光子晶体。,现代高速数字电路的同步开关噪声频带通常为100MHz到10GHz，为了有效消除如此宽频的噪声，人们已经采用许多种手段来拓展EBG结构的阻带，而大多数同步开噪声主要存在于低频段。因此如何降低阻带的下限截止频率，同时保持较宽的阻带带宽是设计的初衷。,33 矩形单位晶格阵列印刷电路板中的电源分配系统 但是，由于PBG结构模型较复杂，参数也较繁杂，所以在实践应用上受到了一定限制。韩国学者等人在研究光子带隙结构基础上于1999年提出了缺陷接地结构“DefectedGroundStructure(DGS)”。和光子带隙结构类似,缺陷接地结构也能使得微带线具有带隙(bandg

4、ap)特性和慢波(slow-wave)特性，。从而可以被应用于:抑制SSN噪声、提高天线增益和带宽、改善效率、提高Q值、制作低通滤波器、功分器等方面。和EBG结构比较,DGS结构简单,易于电磁场理论分析和等效电路建模分析，更适于微波毫米波集成电路实际应用。这是因为，DGS结构仅由1个缺陷单元构成，它的带隙中心频率仅由该缺陷单元结构决定。而EBG结构是由若干个单元组成的阵列构成，它的带隙中心频率由阵列间距、排列方式和几何结构等诸多因素决定。,现用扇形取代正方形，构造出形如蝴蝶结形的DGS结构的缺陷单元，如图所示，并应用于:抑制SSN噪声。虚线部分为蝴蝶结形DGS结构。用普通光刻工艺刻蚀在接地板（

5、或电源平面）上。该DGS结构的缺陷单元具有3个调整要素，即扇形半径L、扇形夹角和连接2个扇形的缝隙宽度g。由于缺陷的存在，改变了电路板介质材料介电常数的分布，从而改变了微带线的有效电感和有效电容，使得由DGS构成的微带线表现出阻带特性。取其扇形半径L为1.5mm、扇形夹角为60，缝隙宽度g为0.4mm，考虑抑制深度为-24.5dB时，由仿真曲线结果可知S21为，有效阻带带宽为15.14GHz。蝴蝶结形DGS结构各要素对阻带特性的影响如下：1)缝隙宽度g的影响 取其扇形半径L为1.5mm、扇形夹角为60，改变缝隙宽度g为0.2mm，0.4mm和0.6mm，对阻带特性的影响如图所示。对应的带隙中心

6、频率分别为25.48GHz，33.50GHz和40.71GHz。随着缝隙宽度g的增加，带隙中心频率相应提高。这是因为，缝隙宽度g的增加，等效于有效电容减小。,2）扇形半径L的影响 取其缝隙宽度g为0.4mm、扇形夹角为60，改变扇形半径L为1mm、1.5mm和3mm，阻带特性的影响如图。对应的带隙中心频率分别为44.51GHz，33.50GHz和24.46GHz。随着扇形半径L的增加，带隙中心频率相应降低。这是因为，扇形半径L的增加，缺陷面积增大，等效于有效电感增大，导致带隙中心频率降低。3）扇形夹角的影响 取其扇形半径L为1.5mm、缝隙宽度g为0.4mm、改变扇形夹角分别取30，60和90

7、，阻带特性的影响如图所示。对应的带隙中心频率分别为47.82GHz，33.50GHz和12.30GHz。随着扇形夹角的增加，带隙中心频率相应降低。这是因为，扇形夹角的增加，缺陷面积增大，等效于有效电感增大，导致带隙中心频率降低。,图 缝隙宽度g对阻带特性的影响 图 扇形半径L对阻带特性的影响,综上所述，可以通过改变L、g和，实现不同要求的带隙中心频率，不同尺寸的DGS带阻特性总结于表所列：表 不同尺寸的DGS微带线带阻特性总结（r=2.22，h=0.254mm）,图 扇形夹角对阻带特性的影响,2.5 高速电路板设计与信号完整性 目前，国内外有关信号完整性(signal integrity，SI

8、)的研究尚未成熟，其分析方法和实践都没有很好地完善。在基于信号完整性的PCB设计方法中，核心部分就是PCB板级信号完整性模型的建立，这是与传统设计方法的主要区别。SI模型的准确性将决定设计的正确性，而SI模型的可建立性则决定了设计方法的可行性。PCB是实现信号传输的通道，把信号从一个芯片传输到另一个芯片。PCB设计的好坏直接影响信号传输的性能。在高速系统中，能否处理好系统的信号互连，解决信号完整性的问题，是系统设计成功的关键，也是解决电源完整性、电磁兼容与电磁干扰(EMC/EMI)问题的基础和前提。同时，因为所有芯片的电源供给都需要通过PCB从电源模块上取得，所以，PCB 应实现稳定的电源分配

9、此外，PCB 还应能抑制EMI增强抗扰度.总之，PCB 的SI/PI/EMC/EMI性能面临越来越多的挑战,在PCB设计中,SI/PI/EMI是密切连系,相互影响的.高速信号前后沿所携带的高频分量,以及电源和地噪声引起的共模辐射,会引发EMI辐射;高速信号由于过孔换层或跨越电源面分割,造成的阻抗不连续,引起信号回流路径不理想,造成PI问题.PCB电源或地平面固有的谐振模式被激发也会引起S参数的变化,引起SI问题.EMI的传导和辐射骚扰也会造成电源波动或信号恶化,产生SI/PI问题.所以,同时针对这三个方面进行考察和控制,是高性能PCB系统仿真和设计的必然趋势.,1.高速电路设计的特点 高速电路

10、设计强调无源元件互连线,PCB,IC封装等对信号传播的影响(振荡和反射),对信号间相互作用的影响(串扰),及对外界的作用(电磁骚扰)等。随着传输信号频率的提高,必须用电磁波的观点看待电路中传输的信号.高速电路系统工作于较高的时钟频率,信号传输的频率由信号的上升或下降沿决定,而不是由系统的时钟频率来决定.因此,导线就不能被看作是集总参数系统条件下的理想导线,而应被看作是具有分布参数系统条件下的传输线.必须考虑信号反射的影响.反射信号与入射信号的迭加使得信号波形发生畸变.上升或下降沿越小,信号传输时的频率就越高,这种不良作用就会越大.,如果系统尺寸为 S 由 tpd=Stpdo 当 tr 6tpd

11、 或 tpd tr/6则称为集总参数系统.反之,如果 tr 6tpd 或 tpd tr/6则称为分布参数系统.(参考书:Howard Johnson,Martin Graham:高速数字设计),2 传输线 传输线是由信号路径和返回路径两条有一定长度的导线组成,而不再使用地这个词。信号可以被定义成电压或电流.信号总是指信号路径和返回路径之间相邻两点的电压差.如信号在走线上的传输延时tpd tpd tr/6 或 tr 6tpd 则该走线判定为分布参数系统,即传输线。必须用电磁波的观点看待电路中传输的信号.传输线不是理想的导体，它们都有有限的电阻，电阻的大小由传输线的长度和横截面积决定。同样的在传输

12、线之间的介质也不可能是理想的绝缘体，漏电流总是存在的，可以用单位长度传输线的漏电导来衡量。此外,还存在电感和电容.,1)传输线类型:传输线包括信号路径和返回路径.在中间层的印制线条形成带状线,在表面层形成微带线,两者传输特性不同。(a)微带线:PCB外层的走线,只有一根带状导线和一个参考面.类型:埋式或非埋式.如果线的厚度,宽度,介质的介电常数以及与参考面之间的距离是可控的,则它的特性阻抗也是可控的.(b)带状线:介于两个参考面之间的内层走线.类型:埋式或非埋式.如果线的厚度,宽度,介质的介电常数以及与参考面之间的距离是可控的,则它的特性阻抗也是可控的.带状线的场吸收能力强,抗骚扰能力强.适宜

13、布设易被骚扰的模拟电路走线.(c)同轴电缆(Zc=75时传输损耗最小，30时承受功率最大，两者综合，选择50)(d)双绞线(Zc=100-130)线路阻抗用:时域反射计(TDR),阻抗分析仪(VIA),网络分析仪(VNA)测试.,0,0,2)传输线参数 数字电路之间用来传输信号的路径称为互连线.tr越小,相应频率越高.互连线不再是简单的导线或信号线,而是由R,L,C,G组成,呈现高频效应的传输线.(a)传输线微分段等效电路模型(长度为dz的RLCG模型):Rdz导体有限电阻引起的损耗;Gdz分隔导体和地层的介质的有限电导引起的损耗;Ldz磁场;Cdz导体和地层之间的电场.,(b)特性阻抗Zc:

14、线上任意点电压波和电流波的比值,即 V/I=Zc.因此,Zc=(Z/Y)=(R+jL)/(G+jC)=(L/C),(c)传输速度v=1/(oo)(m/s),传输延迟tpd=s/v(ns),自由空间传播速度v0=1/(oo)=3108(m/s),单位长度传输延迟tpd0=1/v0=3.33(ns/m)=3.33(ps/cm).填充特氟纶r=2.1的同轴电缆,v=v0/r=2.07108(m/s),单位长度传输延迟tpd0=1/v=4.8(ns/m)=48.3(ps/cm).FR-4 PCB,r=4.7,带状线,v=v0/r=1.38108(m/s),单位长度传输延迟tpd0=1/v=7.2(ns

15、/m)=72.3(ps/cm).微带线由于部分位于空气中,部分位于电介质中,介电常数平均值r=(1+4.7)/2=2.85,传播速度v=v0/r=1.777 108(m/s),单位长度传输延迟tpd0=1/v=5.6(ns/m)=56.3(ps/cm).也可按有效介电常数r=(r+1）/2+(r-1）/2/1+10h/w 计算。,3)传输线效应 传输线效应指的是:传输过程中的任何不均匀(如阻抗变化、直角拐角)都会引起信号的反射，反射的结果对模拟信号（正弦波）是形成驻波，对数字信号则表现为上升沿、下降沿的振铃和过冲。这种过冲一方面形成强烈的电磁干扰和对信号完整性的影响.例如:信号在不匹配的传输线

16、两端来回反射形成振铃,上冲和下冲.因此,需要优化拓扑结构,调整互连线阻抗和端接阻抗,PCB尺寸及板层参数,以满足信号完整性要求.,单调性,噪声容限,振铃和多次跨越逻辑电平阈值,4)传输延迟和阻抗匹配 信号从驱动端到达接收端,再由接收端回到驱动端的传输延时tpd,大于1/6上升或下降时间tr,即 tpd tr/6 或 tr 6 tpd 为高速信号.反射信号将在信号改变状态之后到达驱动端,如果反射信号很强,叠加后的波形就可能改变逻辑状态.该走线为分布参数系统条件下的传输线。反之,如果传输延时tpd小于1/6上升或下降时间tr,即 tpd tr/6 或 tr 6tpd则为低速信号.来自接收端的反射信

17、号将在信号改变状态之前到达驱动端,叠加的波形不会改变逻辑状态;这种信号线可不作为传输线处理.而是集总参数系统条件下的理想导线.为了实现信号完整性,必须缩短S,并进行阻抗匹配.例如,必须缩短时钟线.而且,尽量不换层,以保持匹配。,例:微带线由宽为100mil,位于厚62mil的FR-4(r=4.7)基板上.L0=0.335H/m,C0=pF/m.有效介电常数r=3.54.特性阻抗Zc=L0/C0=53.4.传播速度v=v0/3.54=1.59108m/s.传输线总长S=20cm,单向时延tpd=S/v=20cm/1.59108m/s=1.25ns.源由2.5V,25MHz脉冲串表示,具有tr=2

18、ns,50%占空比,源阻抗25,负载为5pF.不匹配产生振铃.,5）如何判断高速信号?,传输速度v=1/(oo)(m/s),传输延迟tpd=s/v(ns),自由空间传播速度v0=1/(oo)=3108(m/s),单位长度传输延迟tpd0=1/v0=3.33(ns/m)=3.33(ps/cm).填充特氟纶r=2.1的同轴电缆,v=v0/r=2.07108(m/s),单位长度传输延迟tpd0=1/v=4.8(ns/m)=48.3(ps/cm).FR-4 PCB,r=4.7,带状线,v=v0/r=1.38108(m/s),单位长度传输延迟tpd0=1/v=7.2(ns/m)=72.3(ps/cm).

19、微带线由于部分位于空气中,部分位于电介质中,介电常数平均值r=(1+4.7)/2=2.85,传播速度v=v0/r=1.777 108(m/s),单位长度传输延迟tpd0=1/v=5.6(ns/m)=56.3(ps/cm).也可按有效介电常数r=(r+1）/2+(r-1）/2/1+10h/w 计算。,高速信号的确定BW=1/tr,BW=f0 15,f0时钟重复频率 tr 6tpd=6Stpdo,S信号线长度即为高速信号,需进行仿真 tr可用示波器测量，或由手册查出例：Fr-4 PCB 带状线(r=4)中信号的传播速度15.24(cm/ns);单位长度带状线中信号的延迟时间为 tpdo=0.066

20、(ns/cm)例；Fr-4 PCB 带状线,Z0=60 tpd0=0.065(ns/cm).例：Fr-4 PCB 微带线 w=10mils,T=1mils,H=30mils,Z0=102.8 tpd0=0.069ns/cm.需要注意的是：“高速”设计并不是只适用于以较高时钟速率运行的设计，随着驱动器的上升和下降时间缩短，信号完整性和EMC问题就会加大。如果所用芯片的信号和时钟边沿速率为1至2ns或更快，即使时钟运行在几兆赫,也要考虑。,阻抗匹配方法有:串联电阻 并联电阻 戴维南网络 RC网络 二极管阵等。,3.阻抗匹配 为了实现信号完整性，必须缩短 S 并进行阻抗匹配.,戴维宁端接,采用上拉下

21、拉电阻R1和R2，通过R1和R2吸收反射。,AC端接,在戴维宁端接基础上串接电容，这样直流分量为0，可以减少直流消耗。缺点是由于电容增加了信号的延迟，复杂度提高,且要求逻辑0，1的对称性较好,二极管端接,适合阻抗难以匹配以及多驱动多负载的复杂情况缺点是要求二极管具有很高的导通速率，且因二极管的非线性将导致信号频谱的畸变，影响信号质量,Z0,+V,(GND-0.7)VIN(PWR+0.7),串行端接,在源端串接小电阻RS（典型阻值为10欧到7欧），使源端的输出阻抗加RS与传输线的特性阻抗（Z0）匹配,A,4 网络拓扑 网络拓扑Net(Physical Net)是两个或更多元件之间的连接.如CLK

22、0_1和CLK0R之间的连接.Xnet(Electrical Net)是驱动器(Drivers)和接收器(Receivers)之间的连接,包含所有通过电阻、电容或连接器连接的Driver和Receiver.拓扑结构均指Xnet的拓扑.,Net(Physical Net)与Xnet(Electrical Net),实体网络Net(Physical Net):任意点对点连接构成.延展网络Xnet(Electrical Net):信号从输出端到接收端的整个路径范围.,点到点的拓扑仿真:点到多点的拓扑仿真:典型结构有星型和菊花链型.例如,每条分支上都需要终端电阻.I05和其它4个对象构成双向总线互连关

23、系,即星型.菊花链型即从驱动端开始,依次到达各接收端.所占用的空间较小,可用单一电阻匹配,有利于控制谐波骚扰.,时钟信号拓扑,星型拓扑结构 菊花链型结构,5 信号完整性 过去，BW=1/tr在10MHz以下，主要挑战是布通所有信号线。由于互连线不影响系统性能，对信号来讲，互连线是畅通透明的。但当BW=1/tr超过100MHz时，互连线不再畅通透明，出现了信号完整性问题。信号完整性问题指的是，在高速产品中由互连线引起的所有问题。,信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量及信号定时的准确性。即在要求的时间内，信号能以要求的时序、持续时间和电压幅度作出响应，不

24、失真的从源端传送到接收端，则该信号是完整的。所以，信号完整性分析是以电压波形为主的分析。信号完整性具有两个基本条件：（1）空间完整性，即信号幅值完整性。必须保证信号状态为高电平时，不低于逻辑门的高电平阈值区VH,信号状态为低电平时，不高于逻辑门的低电平阈值区VL；（2）时间完整性，即信号能满足要求的时序和持续时间。人们普遍认为在高速系统中的关键问题是时钟频率。其实，时钟的上升/下降时间tr才是最关键的因素。在高速电路中，可以用电流变化和时间变化之比dI/dt表示一个变化很快的电流。dt等于电流的上升或下降时间tr，dI/dt引出了信号完整性问题。,时序是高速系统的核心问题.如果定时不准确,则不

25、能得到准确的逻辑.信号传输时,任何发生在驱动端,互连线或接收端的延时或波形畸变都会导致传输失败.破坏信号完整性的原因有:所使用的芯片切换速度过快;端接元件布设不合理、电路互连不合理以及传输线、过孔等引起的阻抗不连续;线距过小引起的串扰以及尖峰电压等都会引起信号完整性问题。信号完整性问题包括反射、串扰、过冲、振荡、时延和电磁骚扰发射等。信号完整性分析的目标是保证可靠的高速数据传输.高速数字系统设计成功的关键在于保持信号的完整性。,带宽BW指的是能够保持信号完整性的频率范围：BW（Hz）=1/tr 信号开始失真或信噪比（S/N）开始下降时，开始失去信号完整性，需要考虑信号完整性问题。tr 减小及P

26、CB存在引线电感L、线间电容C，将引起I噪声电压V=LdI/tr,导致 S/N下降，失去信号完整性。保持传输延时tpd小于1/6上升或下降时间tr,即 tpd tr/6 或 tr 6tpd即保持系统尺寸S临界长度=x(cm)/6则为低速信号,可保持信号完整性.因此,需要优化拓扑结构,调整端接阻抗,缩短系统尺寸,以满足信号完整性要求.,6.如何保证信号完整性1)信号的反射与振铃,传输线没有被正确终端匹配，来自驱动端的信号在接收端被反射，引发不预期效应，使信号轮廓失真。如果驱动端的阻抗与传输线不匹配，反射信号被反射到接收端，这样循环就会发生振铃现象,进入不确定区.反射信号的强度按照如下公式，其大小

27、取决于阻抗的不连续程度,信号反射产生原因和预防措施 产生原因:过长走线,终端不匹配 预防措施:,严格控制关键网线的走线长度，减小传输线效应通过合理的终端匹配避免阻抗的不连续分布通过调整走线宽度，介质厚度等控制走线的特征阻抗,2)信号的延时和时序错误,传输线信号延时和时序错误表现为：信号从驱动端到达接收端存在传输延迟或信号在逻辑电平的高、低门限之间保持一段时间不跳变.导致不准确的定时,造成器件的逻辑误动,可能在时钟的前后沿处采集不到准确的逻辑.而信号定时是否准确,是数字系统能否正确工作的关键;多数情况下一个网络有一个驱动端和多个接收端，必须严格控制各个接收端信号到达的有效的偏移（skew），确保

28、在最坏的情况下能够正常工作.,过长的信号延迟可能导致时序和功能的混乱.驱动过载、走线过长、传输线上的等效电容和电感等都会对信号的数字切换产生延迟.加上传输线特性阻抗与负载阻抗不匹配,将引起反射;当驱动端也不匹配时将引起振铃和环绕振荡，使得信号不能满足接收端正确接收所需要的时间，从而导致接收错误。,3)上冲和下冲,上冲是指信号的电平超过逻辑门的最大工作阈值或小于逻辑门最小工作阈值；下冲是指信号的电平小于逻辑门的最大工作阈值或大于逻辑门的最小工作阈值上冲和下冲会造成多次逻辑误动的错误钳位电路改善上冲/下冲，在高速情况下很难实现，而良好的阻抗匹配可以有效的解决上冲/下冲问题.,4)振铃和多次跨越逻辑

29、电平阈值,数字信号接收设备用来识别高电平和低电平的区域称为阈值区.即VH和VL.必须保证状态为高电平时不低于VH,低电平时不高于VL.VH和VL之间为不确定区.但存在上冲,下冲和振铃时,其电平就可能落入不确定区.造成多次跨越逻辑电平阈值错误.当传输线时延tpd小于信号上升时间tr的1/6时，不属于高速信号,可以不考虑反射带来的振铃.,5)串扰,当一个网络上有信号通过时，由于电磁耦合的作用会在相邻的网络上感应出相关的信号,造成逻辑状态错误,数据跳变等现象称为串扰;由于串扰是电磁耦合形成的，故又可分为感性耦合和容性耦合;感性耦合:骚扰源电流变化引起的磁场变化耦合到被骚扰对象上产生感应电压;容性耦合

30、:骚扰源电压变化引起的电场变化耦合到被骚扰对象上产生感应电流.,两条靠近的走线，驱动线和被动线。被动线中将产生与驱动线电流方向相同（向前）和相反（向后）的噪声电流，称为电容性耦合串扰；驱动线电流还会在走线周围产生磁场，并在被动线中感应一个与驱动线电流方向相反方向的电流，称为电感性耦合串扰。驱动线电流tr越小，走线距离越近，两种耦合串扰也越强。两者都会产生反向电流，但在向前的方向上，它们会彼此抵消。减小耦合串扰的方法：放慢tr及增加走线距离。,如果位于A点的驱动源称为骚扰源（Aggressor），则位于D点的接收器称为被骚扰对象（Victim），A、B之间的线网称为骚扰源网络，C、D之间的线网称

31、为被骚扰对象网络；反之，如果位于C点的驱动源称为骚扰源（Aggressor），则位于B点的接收器称为被骚扰对象（Victim），C、D之间的线网称为骚扰源网络，A、B之间的线网称为被骚扰对象网络。当骚扰源状态变化时，会在被骚扰对象上产生一串扰脉冲，在高速系统中，这种现象很普遍。为了区分受害线的两端，把静态线上距离源端最近的一端C称为近端，而离源端最远的一端D称为远端。,I1 和I2 为两根信号线上传输的电流，I11 和I12为容性耦合所产生的流，Im为感性耦合所产生的电流。动态线在静态线上引起的近端串扰电流为I11+Im，引起的远端串扰电流为I11-Im。串扰会改变传输线的特性阻抗和传输速度,

32、并将骚扰耦合到其他传输线上.,串扰影响最小化的方法,电容和电感的串扰随负载阻抗的增加而增加，因此所有易受串扰影响的线路都应当端接线路阻抗,实现匹配。分离信号线路，可以减少信号线路间电容性串扰的能量,得到满足要求的最小间距和最大并行长度.利用地线分离信号线路，可以减少电容性串扰。为了提高有效性，地线应每隔/4 与地层连接。解决电感性串扰问题，应当尽可能地减小环路的大小，可能情况下，应消除环路。避免信号返回线路共享共同的路径，也可以减少电感性串扰。使用差分对或带状线,及减小信号线离地面的高度.,6)电磁辐射EMI radiation EMI随着电路速度的提高，变得越来越严重；而高速器件也越来越容易对电磁骚扰敏感。,高速印刷电路板举例:,