EMC测试整改实用方法.ppt

《EMC测试整改实用方法.ppt》由会员分享，可在线阅读，更多相关《EMC测试整改实用方法.ppt（44页珍藏版）》请在三一办公上搜索。

1、1,EMI常用對策方式及 EMI 設計簡介,信華科技(深圳)有限公司-對策部,2,EMC簡介,EMC(Electro-Magnetic Compatibility)-裝置 整組設備或系統,在其本身的電磁環境中能圓滿完成動作,同時不 會讓其它在此環境中的 設備承受難以忍受的電磁干擾.EMI(Electro-Magnetic Interference)-裝置整組設備或系統動作時自身產生的雜訊.EMS(Electro-Magnetic Susceptibility)-裝置整組設備或系統在電磁擾的環境中承受其它雜訊干擾的能力.,3,EMC簡介,EMC(就是電磁兼容性)简单讲就是：-電子電氣產品在操作時

2、,本身會產生可能會干擾到其它產品操作 的電磁波(EMI),同时其本身也会受到来自此环境中其它产品发出的 电磁干扰（EMS)。即是規範產品的電磁干擾波,使其不會影響到其 它的產品運作,同時本身具備可以抵抗外界干擾的能力。,4,EMC簡介,EMC的構成,5,EMC簡介,造成EMC的三要素:A.干擾源:自然的 人為的 B.干擾路徑:空間輻射,傳導 等 C.受干擾設備:電視機 收音機 電話 飛機 醫療設備 等 路徑,干擾源,被干擾設備,6,EMC簡介,為何要求電磁兼容:電子電氣產品之普及,已成為生活中不可或缺的一部分,伴隨著而來的 電磁干擾的影響很廣.小至電視畫面受影響,大至危害飛機安全等,甚至 影響

3、人體健康的可能,有鑒于此許多國家都已要求產品需通過電磁兼容 的測試才能進入市場銷售,同時有些國家也將電磁兼容技術作為壁壘限制進 口產品，迫使他国通過提高成本等來降低對本國產品的衝擊通常的指令:有歐盟的EMC規範,通常產品標示CE以表明符合EMC等歐盟指令才能 輸入歐洲,可以通過歐盟認證的實驗室或自我宣告方式進行。美國的FCC，凡 銷往美國的電子通訊產品皆需符合FCC所制定的相應規範。,7,EMI的發生和傳播路徑,主要介紹三項和你們的產品相關的測試1.空間輻射 Radiation,8,EMI的發生和傳播路徑,9,EMI的發生和傳播路徑,10,EMI的發生和傳播路徑,Radiated limit(

4、for CE),Radiated limit(for FCC),11,EMI的發生和傳播路徑,2.傳導 Conduction,12,EMI的發生和傳播路徑,13,EMI的發生和傳播路徑,14,EMI的發生和傳播路徑,Conducted limit(for CE),15,EMI的發生和傳播路徑,3.ESD 靜電,16,EMI的發生和傳播路徑,3.ESD 靜電,17,EMI的發生和傳播路徑,EMC對策工作的目的:將EUT本身產生的乾擾降低,符合標准要求,同時EUT本身抗乾擾能力提高，同样满足要求。1.EMI的產生原理:電場和磁場伴隨著電壓和電流作用而產生的,主要是單位時間內電壓電流的變化率dI/d

5、t dv/dt影響,如果dI/dt dv/dt越高相應產生的電場和磁場乾擾就越強.2.EMI的輻射傳播路徑:雜訊是以電波的特性，電場和磁場的方式來傳播,18,EMI的發生和傳播路徑,19,EMI 對策原理,1.EMI形成原因,源頭:Clock(square wave)的上升沿或下降沿瞬間變化產生的乾擾,還有 high frequency signal line.路徑:通過空間及乾擾強度大的線.感應天線:乾擾的天線.主要由PCB板上的Trace,連接線,外接線.,20,EMI 對策原理,2.EMI對策思路(1)從根源入手,從源頭上將輻射能量降低 例如:時鐘crystal引角串入電阻,clock線

6、上串入磁珠電阻等(2)破壞或改變輻射乾擾的路徑 減少耦合機制,通常當trace 為干擾信號頻率的/4時干擾最強,可以改 動走線或加強濾波(3)輻射機制的破壞:減少縫隙,加強濾波,改變線的位置,21,EMI 對策原理,3.EMI對策的診斷方式 對於一台EUT,首先我們按照標準的測試方法進行EMI輻射干擾確認,找到測試Fail的頻率點,然後從EUT實際特點判斷,輻射天線的影響,路徑的影響及Source的影響,然後再根據各種因素產生的影響採取相應的措施.以輻射為例介紹在Chamber內的初步診斷:一.找到最大輻射方向 二.移除週邊的信號線 三.EUT本身電源線輻射干擾的判斷 四.檢查EUT金屬外殼螺

7、絲有無擰緊,接插口的接地是否良好.五.內部可移除接插線的判斷,除電源線外,其它可移除的線移除,不可移除 的加core判斷,22,EMI 對策原理,上述工作完成之後EUT Fail的頻點仍然很高需要查找其根源Source進行細步診斷.（利用频谱分析仪及电场磁场探棒）一.以磁場探棒探測電路板上各主要部分元件雜訊乾擾的強度比較找到高點.二.以電場探棒或探針探測一步中主要部分的元器件引腳連接器比較找到高點.上述找到乾擾的源頭與傳播路徑,相關天線根據實際情況進行相關的對策處理,23,EMI 對策原理,4.EMI對策的處理方式(1)機器外部構造的屏蔽處理(切斷干擾的傳播路徑使干擾消耗)(2)機器外部的電源

8、線信號線處理(因為有些頻率干擾特別是30-300MHZ之間的干擾是通過接插線二次傳遞 干擾,再到輻射到空間)(3)機器內部的電源線信號線處理(線材剪短,線材纏繞,線材遠離干擾)(4)元器件擺設及走線對器件的位置及內部走線控制(5)機器內部振盪線路(6)元器件選用(選擇各種性能參數與干擾類似的相關的特殊的元器件),24,EMI 對策原理,在处理EMI問題時對策修改方法往往不只是一種，可以針對產品的实际情况,選擇量產時可實施较好，成本较低的方式。5.EMI常用的對策處理方法(1).屏蔽:外部採用金屬外殼或PCB上主振蕩放大部分主IC SDRAM加屏蔽罩 塑料外殼內部噴涂導電漆或采用電鍍外殼.(2)

9、.接地:加粗PCB板上的地線增大PCB板與金屬外殼的接地面積乾擾較大主IC背面地可用導電泡棉或金屬彈片直接接地將干擾直接導入入地改變接地點,改變乾擾路徑,縮小迴路面積.,25,EMI 對策原理,5.EMI常用的對策處理方法(續)(3).濾波:a.加電阻:30-50在Clock,data line,I/O port和其它含有雜訊的電路.b.加電容:10-100P在Clock,power,data Line,I/O port及其它針對所想 抑制含有雜訊的電路.c.加電感:power,K/B,data line Clock.d.加bead:power Clock data line I/O port

10、.e.加core:機器內部及外部電纜線上,電源線上.f.Common Choke:USB2.0,DC Power,AC Power.g.LC或RC濾波:Clock,data line,I/O port,Power.h.型濾波:DC power的輸入端或IC的power輸入端.I.T型濾波:雜訊較大的Clock,data line,I/O port,DC power及其他電路.上述對策方式使用後的位置及大小需經過多次的測試來決定較佳的值,26,EMI 對策原理,濾波圖,27,EMI 對策原理,6.Reconfirm工作在許多EMI對策上我們會面臨Golden Sample可符合爾量產卻無法符合的

11、困擾,會有這種現象最主要的是沒有逐一確認所下的對策是否有效,找reconfirm的工作量很重要的步驟如下:一.將所加的對策修改逐一取下看雜訊是否升高 二.再將對策逐一加下看雜訊是否降低 三.將所有對策加到另一台相同sample上看是否符合 經過反覆確認可以確保量產的穩定,同時對各對策的細節加以確定,28,EMI Conduction對策方法,主要針對adaptor 電源部分(0.15MHz30MHz),X電容,Y電容,Differential choke,X電容作用:抑制 differential mode choke,電容值越大對低頻效果越佳Differential:電感抑制differen

12、tial mode 雜訊,感值越大對低頻效果越佳Y電容:抑制common mode雜訊電容值越大對低頻效果越佳,在安規方面 有漏電流限制,不可超過472Common電感:抑制common mode雜訊,感值越大低頻雜訊效果越佳 這四種元件相互搭配,調整系數,調整位置,同時達到對雜訊良好的抑制效果,Common choke,29,ESD的對策方法,1.結構上進行調整,減少外殼的孔縫,部分電鍍位置確定,远离敏感电路.2.电路中重要電源線信號線對地加電容及Varistor.3.PCB板上地處理,利用阻抗較低的地網絡將能量消耗掉,避免進入敏感電路.4。主IC附近的电源，信号线处理。5。较长信号线上加C

13、ORE。,30,EMI 對策原理,EMI的設計對於整個產品開發無論在時間上還是在成本花費上都很重要.,31,EMI 設計,整體結構上設計(1)機器外殼屏蔽處理 a.Metal:開孔方式以不規則及小圓孔的原則,避免长缝隙，接縫處要充分密合滴水不漏,密不透風,絕緣漆不要噴到机壳內表面，螺丝接触处。b.Plastic:噴導電漆在內殼，接縫處上下蓋接觸面積加大，接触良好。(2)機器內部電源線和信号线處理 a.short b.core(for below300MHZ noise)c.shielding(for above 300MHZ noise)(3)機器外部電源線和信号线處理 a.short b.c

14、ore(for below300MHZ noise)c.shielding(for above 300MHZ noise),32,PCB板上設計(1)PCB板上元件的擺設布置 I/O口應遠離 主IC,SDRAM及較高頻率的晶振，相互作用的元件儘量放一起,維持最短路徑擺放;晶振电路尽量靠近其主IC;PCB板各端口的插接線避免交叉跨越電路主板,避免 交互干擾，相互耦合。(2)Ground處理,Analog與Digital安排分開 CPU處地與其它地切割开串入滤波，使高雜訊區隔離,（如地面积很大不用切割）I/O端口地适当切割，为低频雜訊提供Bypass干擾地，I/O connector地與金屬機殼密

15、合,Main board 利用螺絲孔使內層Ground和金屬機殼連接.地層儘量布大,消除懸空地,增多接地過孔。,EMI 設計,33,EMI 設計,(3)濾波設計 Source处理:Bypass capacitor(20P-100P)Bead(500)Resistor(22-47)I/O Port处理:Bypass(20P-100P)Bead(阻抗500)Resistor(2247)VCC/Ground处理:Bypass capacitor(可根据干扰情况加大小）and Bead（注意DC阻抗不能太大）(4)布線先後順序控制原則 從EMI角度來講，先布重要的信號線如高電流變化率di/dt 的信號

16、线,大功率方波振盪器,時鐘等高頻線,再布其它低頻線,電源線,地線。目的減少它们的長度.,34,EMI 設計,(5)環路最小原則 信號線,電源線和他們回路組成面積越小越好可以布地線跟隨信號線,電 源線一起并儘量靠近.,35,EMI 設計,(6)走線控制 兩層板上下信號線避免平行,選擇正交,減少差模共模干擾信號線盡量短,多 餘線頭去掉走線單線避免環路線長不要接近信號線內信號頻率半波長 的整數倍線轉彎45度角,跡線寬度不要突變,避免阻抗不匹配引起反射。同时導線不要然拐彎.(7)IC電源處理 IC電源就近加電容對地,路徑不同處增多對地電容容值大小0.1uF100PF,重 要干擾電源與其它電源加 Bea

17、d隔離;避免形成過多的環形通路。(8)電路板上預留位 在主板重要干擾線預留電阻電容位I/O口,電源,地,預留電阻,電感,電容位 可先用0欧姆电阻，或空位.,36,EMI設計,37,EMI設計,38,EMI設計,39,EMI 設計,(9)信號排插線及通常信號線設計。（主要为PCB到LCD的排线）,40,EMI 設計,(10)地線網絡設計 地線網絡可以使信號可以回流的平行地線數目大幅度增加,從而 使地線電感對任何信號而言都保持最小,同時為降低ESD的敏感 性,一個低阻抗的地線網絡也是很重要的,相連的線越粗越好。從EMC的角度來講,地線的主要作用是減小地線阻抗,從而減少地 線干擾。,41,EMI 設

18、計,(10)地線網絡設計 梳狀地線較差Layout,42,EMI 設計,(11)多層印刷板的層間安排幾個共同原則 a.電源平面應靠近接地平面,并且安排在接地平面之下,這樣可以利用兩 金屬平板間的電容作電源的平滑電容,同時接地平面還對電源平面上 分布的輻射電流起到屏蔽作用。b.布線層應安排與整塊金屬平面相鄰,目的為了產生通量對滑作用 c.把數字電路和模擬電路分開,有條件時將數字電路和模擬電路安排在 不同層內,如果在同一層內可採用分隔等分開,因數字信號有很寬的頻 譜,是產生騷擾的主要來源 d.時鐘電路和高頻電路是主要的騷擾和輻射源,一定要單獨安排,遠離敏 感電路,43,EMI 設計,(12)多層印

19、刷板設計中確定印製線條間距的兩原則 a.20H原則:所有的具有一定電壓的印製板都會向空間輻射電磁能量 為減少這種效應,印製板的物理尺寸都應比最靠近的接地板的物理 尺寸小20H,H是兩層印製板的間距,在一定頻率下兩個金屬板的邊 緣板會產生輻射,減小塊金屬板後邊尺寸使其比另一個接地板小輻 射將減少 b.2-W:當兩條印製線間距比較小時,兩線之間會產生電流串擾,串擾會 使有關電路功能失常,為避免這種騷擾應保持任何線條間距不小于2 倍的印製線條寬度,即不小于2W,W為印製線路的寬度,44,EMI設計,謝 謝 大 家!信華科技(深圳)有限公司對策部 金振柱TEL:(0755)26639496-353MAIL:david_,END,