DSP的存储器件结构.ppt

《DSP的存储器件结构.ppt》由会员分享，可在线阅读，更多相关《DSP的存储器件结构.ppt（54页珍藏版）》请在三一办公上搜索。

1、,F2407 DSP芯片结构框图,TMS320C54X结构中有一组程序总线（PB PAB），两组读数据总线（CB CAB）、（DB DAB），和一组写数据总线（EB EAB），这样可以同时读取两组数据和存储一组数据，即同一时钟周期内可以执行一条3个操作的指令。这种附加总线和扩充地址增加数据流量，提高寻址能力。,ALU,Arithmetic Logic Unit(ALU),16-bit immediate value16-bit word from data memory16-bit value in the temporary register,TTwo 16-bit words from d

2、ata memory32-bit word from data memory40-bit word from either accumulator,Multiplier/Adder,乘法器能够执行:无符号数乘法(每个16位操作数前面加一个0);有符号数乘法(每个16位操作数都符号位扩展成17位有符号数);无符号数(16位操作数前面加一个0)与有符号数(16位操作数符号扩展成17位有符号数)相乘运算.乘法器工作在小数相乘方式(状态寄存器ST1中的FRCT位=1)时,乘法结果左移1位,以消除多余的符号位.,加载与存储中的移位 AG保护位39 32AH高阶位31 16AL低阶位15 0累加器A和B的

3、差别仅在于累加器A的3116位可以用作乘法器的一个输入.,第四章 存储器结构,存储器有4种可独立选择的空间：(1)64K字的程序存储器空间，存放要执行的指令及程序执行时使用的数据：(2)64K字的局部数据存储器空间，存放指令他用的数据。(3)32K字的全局数据存储器空间(通过扩展得到)，用来存放与其他处理器共用的数据。(4)64K字的I/O空间，用于与外部的设备接口和片内外设寄存器。,ROM/Flash,SARAM,B0DARAM,B1,B2DARAM,Memory-MappedRegisters,Externaladdress bus,External data bus,Control Bu

4、s,On-ChipPeripherals/Registers,片内 多总线：多条数据、地址和控制总线。,TMS320C2000器件内部有6条16位总线。(1)PAB(程序地址总线)：提供读、写程序存储器的地址。(2)DRAB(数据读地址总线)：提供读数据存储器的地址。(3)DWAB(数据写地址总线)：提供写数据存储器的地址。(4)PRDB(程序读总线)：将指令代码、立即操作数和表信息从程序存储器传送到CPU。(5)DRDB(数据读总线)：将数据从数据存储器传送到中央算术逻辑单元(CALU)和辅助寄存路算术单元(ARAU)。(6)DWEB(数据写总线)：将数据写入程序存储器和数据存储器。,总线结

5、构,目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点：1)片内RAM的速度较快，可以保证DSP无等待运行。可以提高指令传输效率，减小总线接口压力。并且它不存在与外部总线竞争和访问外部存储器速度不匹配的问题，这样使DSP处理器具有强大的数据处理能力。2)片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。5)集成度高；运行速度快；功耗小；成本低；不同的DSP具有不

6、同的片内存储器。,片内存储器特点,扩展可以使CPU能访问更大的地址空间；扩展增强了数据存储能力和系统设计能力；访问外部存储器或I/O空间的引脚有四类：外部总线；选择信号；读写信号；应答控制信号,外部存储器和I/O器件扩展,片内存储器有如下4种类型。(1)片内双访问存储器(DARAM)：每个机器周期可被访问两次的存储器。片内DARAM。它们主要被配置为数据存储器(可双访问操作)，也可配置为程序存储器。DARAM允许CPU在一个周期内对其进行写和读：在周期的正（主）相写，在周期的负（从）相读。比如在做乘法时，同时读两个乘数。(2)片内单访问程序数据RAM(SARAM)：每个机器周期仅能访问一次的存

7、储器。可配置为数据存储器，也可配置为程序存储器，它允许更灵活的地址分配。可以由软件或硬件配置为外部存储器或外部存储器。,(3)掩模型片内ROM存储器：出厂时己写好的存储器，用户只能读不能写。片内ROM作为程序存储器。复位时驱动MP/MC（低电平）引脚为低即选中该ROM。若不选ROM，器件从片外存储器启动执行。(4)闪速存储器(Flash)：电可擦除与编程的非易失性存储器。每个闪速存储器都有一组控制寄存器，它们控制该闪速存储器块的擦除、编程和测试。MP/MC（低电平）引脚为低即选中该Flash。若不选Flash，器件从片外存储器启动执行。,程序存储器,程序存储器存放应用程序的代码、表格信息、固定

8、操作数。可寻址的程序存储器地址有216为64K字，可对片内存储器或片外存储器寻址。器件都有片内双访问存储器DARAM块B0，B0可配置为程序存储器和数据存储器，片内其他程序存储器可能是SARAM、ROM或闪速存储器。,与外部程序存储器接口,PS引脚为低，访问片外；反之访问片内。,注意：片外器件的速度要与CPU相适应。,数据存储器,器件片内都有3个DARAM块：B0B1，B2。(1)B0块有256个字，可配置为数据存储器或 程序存储器。(2)B1块有256个字，只能作为数据行储器。(3)B2块有32个字，只能作为数据存储器。除这3块DARAM外，有些器件还有片内SARAM块，它们可用作程序和/或

9、数据存储器。,按地址分块，每块128字（7位）为1页,偏移量为00H-7FH。64K数据存储器分为512页（9位）。,数据存储器第0页的地址映射，可以访问中断屏蔽寄存器(IMR)、全局存储器分配寄存器(GREG)和中断标志寄存器(1FR)。,数据存储器可作为局部数据存储器和全局数据存储器使用。数据存储器的低32K字(地址0000-7FFFH)总是用做局部数据存储器，高32K字(地址8000h-FFFFH)可用做全局数据存储器，其分布由全局存储器分配寄存器(GREG确定，范围在25632K字之间。GREG连到内部数据总线的低8位，GREG的高8位为任意值。GREG是存储器映射的寄存器，被分配在数

10、据存储单元的0005h处。,示例,与外部数据存储器接口,PS改为DS引脚为低，访问片外；反之访问片内。,注意：片外器件的速度，访问时间；延时，保持时间等，要与CPU相适应。,I/O,I/O,输入,输出,总共144引脚,程序数据存储器总图,乘法器累加器,程序存储器,数据存储,2、存储器结构及I/O空间,F240 x系列DSP的设计基于增强的哈佛结构。它可以通过3组并行总线访问多个存储空间。它们分别是：程序地址总线（PAB）、数据读地址总线（DRAB）和数据写地址总线（DWAB）。其中的任意一组可访问不同的程序空间，以实现不同的器件操作。由于总线工作是独立的，所以可同时访问程序和数据空间。在一个给

11、定的机器周期内，CALU可以执行多大3次的并行存储器操作。F240 x系列DSP的地址映象被组织为3个可独立选择的空间：程序存储器（64K字）、数据存储器（64K字）及输入/输出（I/O）空间（64K字）。这些空间提供了共192K字的地址范围。,（1）程序存储器,（2）数据存储器,（3）I/O空间,2、存储器结构及I/O空间,F240 x系列DSP的设计基于增强的哈佛结构。它可以通过3组并行总线访问多个存储空间。它们分别是：程序地址总线（PAB）、数据读地址总线（DRAB）和数据写地址总线（DWAB）。其中的任意一组可访问不同的程序空间，以实现不同的器件操作。由于总线工作是独立的，所以可同时访

12、问程序和数据空间。在一个给定的机器周期内，CALU可以执行多大3次的并行存储器操作。F240 x系列DSP的地址映象被组织为3个可独立选择的空间：程序存储器（64K字）、数据存储器（64K字）及输入/输出（I/O）空间（64K字）。这些空间提供了共192K字的地址范围。,（1）程序存储器,（2）数据存储器,（3）I/O空间,程序存储器用于保存程序代码以及数据表信息和常量。程序存储器的寻址空间为64K字，这包括片内DARAM和片内FLASH EEPROM/ROM。当访问片外程序地址空间时，DSP自动产生一个访问外部程序地址空间的信号PS。,2、存储器结构及I/O空间,（1）程序存储器,（2）数据

13、存储器,（3）I/O空间,2、存储器结构及I/O空间,（1）程序存储器,（2）数据存储器,（3）I/O空间,程序存储器用于保存程序代码以及数据表信息和常量。程序存储器的寻址空间为64K字，这包括片内DARAM和片内FLASH EEPROM/ROM。当访问片外程序地址空间时，DSP自动产生一个访问外部程序地址空间的信号PS。,（1）程序存储器,（2）数据存储器,（3）I/O空间,数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。,2、存储器结构及I/O空间,数据存储器的寻址范

14、围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。,（1）程序存储器,（2）数据存储器,（3）I/O空间,数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。,2、存储器结构及I/O空间,数据存储器的寻址范围高达64K字。每个器件都有3个片内DARAM块：B0、B1和B2块。B0块既可配置为数据存储器，也可配置为程序存储器；B1和B2块只能配置为数据存储器。,（1）程序存储

15、器,（2）数据存储器,（3）I/O空间,2、存储器结构及I/O空间,I/O空间存储器共可寻址64K字,各种C2000系列芯片存储器,SST,SETC,LST,区分程序存储区，数据存储区及I/O空间,1.用DP指针寻找数据存储区；用AR辅助寄存器也寻找数据存储区；2.用IN和OUT指令只寻找I/O空间。3.也可以在指令中的源和目的上区分是数据还是程序存储区。4.每种DSP都有自己的内部定义。,存储器地址可以重叠,如何选择DSP的外部存储器,DSP的速度较快，为了保证DSP的运行速度，外部存储器需要具有一定的速度，否则DSP访问外部存储器时需要加入等待周期。对于C2000系列：C2000系列只能同

16、异步的存储器直接相接。C2000系列的DSP目前的最高速度为150MHz。建议可以用的存储器有：CY7C199-15：32K8，15ns，5V；CY7C1021-12：64K16，15ns，5V；CY7C1021V33-12：64K16，15ns，3.3V。,boot loader,DSP的速度很快，EPROM或flash的速度较慢，而DSP片内的RAM很快，片外的RAM也较快。为了使DSP充分发挥它的能力，必须将程序代码放在RAM中运行。为了方便的将代码从ROM中搬到RAM中，在不带flash的DSP中，TI在出厂时固化了一段程序，在上电后完成从ROM或外设将代码搬到用户指定的RAM中。此段程序称为boot loader。,F2407 DSP控制器功能结构图,如果程序代码存储空间与数据存储空间之间还可以进行数据交换，则称为改进的哈佛结构。这种结构可以并行进行数据操作。例如在做数字滤波时把系数放在程序空间，待处理的样本数据放在数据空间，处理时可以同时提取滤波器系数和样本进行乘法和累加操作，从而大大提高运算速度。改进哈佛结构还可以从程序存储区来初始化数据存储区，或把数据存储区的内容转移到程序存储区，这样可以复用存储器，降低成本，提高存储器使用效率。,