CMOS集成电路制造工艺.ppt
《CMOS集成电路制造工艺.ppt》由会员分享,可在线阅读,更多相关《CMOS集成电路制造工艺.ppt(92页珍藏版)》请在三一办公上搜索。
1、第6章 CMOS集成电路制造工艺,第6章 CMOS集成电路制造工艺,6.1 CMOS工艺6.2 CMOS版图设计6.3 封装技术,3,木版年画,画稿刻版套色印刷,4,半导体芯片制作过程,5,硅片(wafer)的制作,6,掩模版(mask,reticle)的制作,7,外延衬底的制作,8,集成电路加工的基本操作,1、形成薄膜(二氧化硅、多晶硅、金属等薄层)2、形成图形(器件和互连线)3、掺 杂(调整器件特性),9,1、形成图形,半导体加工过程:将设计者提供的集成电路版图图形复制到硅片上光刻与刻蚀:半导体加工水平决定于光刻和刻蚀所形成的线条宽度,10,光刻(photolithography),11,
2、曝光(exposure),12,刻蚀(etch),13,光刻的基本原理,14,正胶和负胶的差别,15,2、薄膜形成:淀积,16,2、薄膜形成:氧化,17,3、掺杂:扩散和注入,18,从器件到电路:通孔,19,从器件到电路:互连线,20,从器件到电路:多层互连,21,从器件到电路:多层互连,22,从硅片到芯片:加工后端,23,从硅片到芯片:加工后端,24,从硅片到芯片:加工后端,6.1 CMOS工艺,6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺,6.1.1 基本工艺步骤,(1)氧化CMOS集成电路中SiO2层的主要作用
3、:做MOS晶体管的栅绝缘介质;做杂质扩散和离子注入的掩蔽层和阻挡层;做MOS晶体管之间的隔离介质;做多晶硅、金属等互连层之间的绝缘介质;做芯片表面的钝化层。热氧化法:干氧、湿氧、干氧-湿氧-干氧交替氧化,6.1.1 基本工艺步骤,(2)淀积通过物理或化学的方法把另一种物质淀积在硅片表面形成薄膜(低温)。物理气相淀积(Physical Vapor Deposition,PVD)蒸发溅射化学气相淀积(Chemical Vapor Deposition,CVD),6.1.1 基本工艺步骤,(3)光刻和刻蚀把掩膜版上的图形转移到硅片。生长一层SiO2薄膜;在硅表面均匀涂抹一层光刻胶(以负胶为例);盖上
4、掩膜版进行光照,使掩膜版上亮的(Clear)区域对应的光刻胶被曝光,而掩膜版上暗的(Dark)区域对应的光刻胶不能被曝光。,6.1.1 基本工艺步骤,(3)光刻和刻蚀 把未被曝光的胶去掉,显影后掩膜版上的图形转移到光刻胶上;采用湿法刻蚀或干法刻蚀去除没有光刻胶保护的SiO2;去除残留在硅片上的所有光刻胶,完成版图图形到硅片图形的转移。,6.1.1 基本工艺步骤,(3)光刻和刻蚀光刻胶负胶:曝光前可溶于某种溶液而曝光后变为不可溶;正胶:曝光前不溶于某种溶液而曝光后变为可溶;通常正胶的分辨率高于负胶。,6.1.1 基本工艺步骤,(4)扩散和离子注入在硅衬底中掺入杂质原子,以改变半导体电学性质,形成
5、pn结、电阻、欧姆接触等结构。扩散:杂质原子在高温下克服阻力进入半导体,并缓慢运动。替位式扩散、间隙式扩散,离子注入:将具有很高能量的带电杂质离子射入硅衬底中。需高温退火,6.1 CMOS工艺,6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺,6.1.2 n阱CMOS工艺流程,两种器件需要两种导电类型的衬底。在n型衬底上形成p阱,把NMOS管做在p阱里;或在p型衬底上形成n阱,把PMOS管做在n阱里。,6.1.2 n阱CMOS工艺流程,准备硅片材料p型晶向硅片 形成n阱热氧化,形成掩蔽层光刻和刻蚀,开出n阱区窗口离子注入
6、并高温退火,形成n阱,6.1.2 n阱CMOS工艺流程,场区隔离局部氧化(Local Oxidation of Silicon,LOCOS)工艺利用有源区掩膜版进行光刻和刻蚀,露出场区场区注入去除光刻胶,场区热生长一层厚的氧化层去除有源区上的保护层场区和有源区的氧化层台阶降低,平整度提高。,6.1.2 n阱CMOS工艺流程,形成多晶硅栅热氧化生长栅氧化层CVD淀积多晶硅并离子注入光刻和刻蚀 源漏区n+/p+注入利用同一n+掩膜版,采用负胶和正胶进行两次光刻和刻蚀,分别进行n+注入和p+注入。,6.1.2 n阱CMOS工艺流程,形成接触孔CVD淀积绝缘层光刻和刻蚀形成接触孔 形成金属互连淀积金属
7、层光刻和刻蚀形成金属互连,6.1.2 n阱CMOS工艺流程,形成钝化层淀积Si3N4或磷硅玻璃光刻和刻蚀,形成钝化图形,铝栅工艺:源(或漏)区与栅之间形成缺口,无法形成连续的沟道。硅栅工艺:“自对准”,6.1 CMOS工艺,6.1.1 基本工艺步骤6.1.2 n阱CMOS工艺流程6.1.3 硅基CMOS中的闩锁效应6.1.4 先进的CMOS工艺,6.1.3 硅基CMOS中的闩锁效应,寄生晶体管Q1、Q2,寄生电阻Rnw、Rsub构成等效电路Q1和Q2交叉耦合形成正反馈回路电流在Q1和Q2之间循环放大VDD和GND之间形成极大的电流,电源和地之间锁定在一个很低的电压(维持电压Vh),6.1.3
8、硅基CMOS中的闩锁效应,发生闩锁效应后VDD和GND之间的电流-电压特性防止闩锁效应的方法:提高阱区和衬底掺杂浓度;加n+和p+保护环;采用p-外延工艺;采用SOI(Silicon On Insulator)CMOS工艺。,42,体硅CMOS中的闩锁效应,43,闩锁效应:等效电路,Q1,Q2,Q3,Q4,Vout,Vout,Rw,Rs,44,防止闩锁效应的措施,减小阱区和衬底的寄生电阻 降低寄生双极晶体管的增益 使衬底加反向偏压 加保护环用外延衬底采用SOICMOS技术,45,抑制闩锁效应:,1、减小寄生电阻2、降低寄生晶体管增益3、衬底加反向偏压,46,4、保护环,47,5、外延衬底,6.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 集成电路 制造 工艺
链接地址:https://www.31ppt.com/p-5422004.html