微机总线标准.ppt

《微机总线标准.ppt》由会员分享，可在线阅读，更多相关《微机总线标准.ppt（82页珍藏版）》请在三一办公上搜索。

1、1,第6章 微机总线标准,2,总线知识的回顾,什么是总线？什么是总线标准？总线标准的特性有哪些？总线按信号功能分为哪3类？总线按照从CPU外设分层次，分为哪几类？总线的主要性能指标有哪些？总线操作分为哪4步？为什么要总线仲裁？有几种仲裁方式？总线传送控制方式（定时方式）有哪几种？,3,6.1.1 总线标准的概念与特性,总线 是在模块和模块之间或设备与设备之间的一组进行互连和传输信息的信号线，信息包括指令、数据和地址。,6.1 总线概述,总线标准 指芯片之间、扩展卡之间以及系统之间，通过总线进行连接和传输信息时，应该遵守的一些协议与规范。,4,1物理特性:2功能特性:3电器特性:4时间特性:,总

2、线物理连接方式(电缆式、蚀刻式），总线根数、插头和插座形状，引脚排列等,描述一组总线中每一根线的功能。,定义每一根线在什么时候有效，这和总线操作的时序有关。,定义每根线上信号的传递方向以及有效电平范围。一般定义送入CPU的信号为输入信号，从CPU中送出的信号是输出信号。低电平有效的信号用信号名后带#来表示。如CS#、REQ#,总线标准的特性,5,6.1.2 总线的分类,1)按总线功能或信号类型划分为：,数据总线：双向三态逻辑，线宽表示了总线数据传输的能力。地址总线：单向三态逻辑，线宽决定了系统的寻址能力。控制总线：就某根来说是单向或双向。控制总线最能体现总线特点，决定总线功能的强弱和适应性。,

3、6,2)按总线的分级结构分为：,CPU总线：微机系统中速度最快的总线，主要在CPU内部，连接CPU内部部件，在CPU周围的小范围内也分布该总线，提供系统原始的控制和命令。局部总线：在系统总线和CPU总线之间的一级总线，提供CPU和主板器件之间以及CPU到高速外设之间的快速信息通道。系统总线：也称为I/O总线，是传统的通过总线扩展卡连接外部设备的总线。由于速度慢，其功能已经被局部总线替代。通信总线：也称为外部总线，是微机与微机，微机与外设之间进行通信的总线。,7,6.1.3 总线的主要性能参数,1总线频率：MHz表示的工作频率，是总线速率的一个重要参数。2总线宽度：指数据总线的位数。,3总线的数

4、据传输率 总线的数据传输率=(总线宽度/8位)总线频率,例：PCI总线的总线频率为33.3MHz，总线宽度为64位的情况下，总线数据传输率为266MB/s。,8,6.1.4 总线操作和总线传送控制,一、总线操作的4个阶段,1总线请求和仲裁阶段：主模块向总线仲裁机构提出总线使用申请，总线仲裁机构决定使用总线的主模块。,2寻址阶段：拥有总线使用权的主模块发出本次要访问的从模块的地址及有关命令，该从模块被选中并启动。,3数据传送阶段：主模块和从模块间进行双（单）向数据传送。,4结束阶段：主、从模块均撤出总线。,9,二、总线传送控制,1同步方式,优点：1）电路简单 2）适合高速设备的数据传输缺点：高速

5、设备和低速设备间只能用低速设备的速度来传输数据,主,clk,从,2半同步方式,wait/ready信号是单向的，不是互锁的。,10,主,从,3异步方式,比同步方式慢总线频带窄总线传输周期长,11,6.2 PCI总线,6.2.1 PCI总线的特点,独立于处理器2)传输效率相对较高3)多总线共存4)支持突发传输 5)支持总线主控方式,6)采用同步操作 7)支持两种电压下的扩展卡 8)具有即插即用功能 9)合理的管脚安排 10)预留扩展空间,12,6.2.2 PCI信号定义,系统接口信号 CLK IN：PCI系统总线时钟 最高33MHz/66MHz，最低0Hz。PCI大部分信号在CLK的上升沿有效。

6、,13,2.接口控制信号FRAME#S/T/S：帧周期信号IRDY#S/T/S：主设备准备好信号TRDY#S/T/S：从设备准备好信号 STOP#S/T/S：从设备发出的要求主设备终止当前的数据传送的信号。LOCK#S/T/S：锁定信号 IDSEL IN：初始化设备选择信号，访问配置空间的时候作为片选DEVSEL#S/T/S：设备选择信号，由常规访问期间被选中的从设备驱动,FRAME#信号无效表示传输进入最后一个数据期。,14,C/BE3:0#T/S：它们是总线命令和字节使能多路复用信号线,PAR T/S：针对AD31:00和C/BE3:0#进行奇偶校验的校验位,在FRAME#有效的第1个时钟

7、，AD31:00上传送的是32位地址，称为地址期。在IRDY#和TRDY#同时有效时，AD31:00上传送的为32位数据，称为数据期。,3.地址与数据接口信号 AD31:00 T/S：它们是地址、数据多路复用的输入/输出信号,地址期内是总线命令，数据期内是字节使能信号。,15,4.仲裁接口信号 REQ#T/S：总线占用请求信号 GNT#T/S：总线占用允许信号,5.错误报告接口信号 PERR#S/T/S：数据奇偶校验错误报告信号 SERR#O/D：系统错误报告信号,6.中断接口信号 PCI有4条中断线，分别是INTA#、INTB#、INTC#、INTD#，电平触发，多功能设备可以任意选择一个或

8、多个中断线，单功能设备只能用INTA#。,16,7.64位总线扩展信号 AD63:32 T/S：扩展的32位地址和数据多路复用线 C/BE7:4#T/S：总线命令和字节使能多路复用扩展信号线 REQ64#S/T/S，64位传输请求信号 ACK64#S/T/S：64位传输允许信号 PAR64 T/S：奇偶双字节校验,17,6.2.3 PCI插槽和PCI扩展卡,1.PCI插槽,18,2.PCI插卡,19,6.2.4 PCI总线命令,PCI总线命令表,20,6.2.5 PCI总线协议,1PCI总线的传输控制遵循的管理规则：,(1)FRAME#和IRDY#定义了总线的忙/闲状态。11空闲、00数据、1

9、0最后一个数据、01等待状态。(2)一旦FRAME#信号被置为无效，在同一传输期间不能重新设置。,(3)除非设置IRDY#信号，一般情况下不能设置FRAME#信号无效。(4)一旦主设备设置了IRDY#信号，直到当前数据期结束为止，主设备一般不能改变IRDY#信号和FRAME#信号的状态。,21,2PCI总线的寻址（采用分散地址译码技术）,(1)I/O地址空间,在I/O地址空间，32位AD线全部被用来提供一个完整的地址编码（字节地址）。AD1:0和C/BE#3:0指明传输的最低有效字节。,22,(2)内存地址空间,(3)配置地址空间,31,0,1,双字边界对齐的起始地址,2,00地址递增01Ca

10、che行切换1X保留,7,0,1,双字边界对齐的起始地址,2,00选择该设备01访问该桥路后设备1X保留,23,3字节使能,4PCI总线的驱动与过渡,PCI总线上不能进行字节的交换。但是，具有64位通道的主设备可以进行DWORD（双字）的交换。,主设备可以在每个新数据期开始的时钟前沿改变字节使能信号，且在整个数据期中保持不变。,读缓冲中的数据可以不考虑字节使能信号，而传送所有的字节。,在每个地址（数据）期中，所有的AD线都必须被驱动到稳定的状态（数据），包括那些字节使能信号表明无效的字节所对应的AD线。,从一个设备驱动总线到另一个设备驱动PCI总线之间设置一个过渡期，又称为交换周期，以防止总线

11、访问冲突。,24,5设备选择,注意DEVSEL#与FRAME#、TRDY#的关系，无DEVSEL#信号时的处理。DEVSEL#由从设备共享使用，并由被选中的从设备驱动。,25,6.2.6 PCI总线数据传输过程,1总线上的读操作,26,2总线上的写操作,27,3传输的终止过程,(1)由主设备提出的终止,(2)由从设备提出的终止,传输结束超时(GNT#信号在内部延时计数器满后仍无效),死锁后重试断开（8个时钟周期内从设备不能对主设备做出响应）。,撤消FRAME#，建立IRDY#，直到TRDY#有效后传输完最后一个数据,发出STOP#信号并保持其有效，直到FRAME#撤消为止。,28,PCI总线上

12、的所有传输操作中，FRAME#、IRDY#、TRDY#和STOP#遵循的规则：,当STOP#信号有效时，FRAME#应该在其后的23个时钟周期内尽快撤消，但撤消时应使IRDY#有效，从设备应无条件的保持STOP#的有效状态直到FRAME#撤消为止。FRAME#撤消后，STOP#也应该紧跟着撤消。在任何时钟的上升沿，如果STOP#和TRDY#同时有效，就表示是传输的最后周期，IRDY#要在下一个时钟的上升沿之前撤消，表示传输的结束。对于被目标设备终止的传输，主设备要继续完成它，就必须用下一个未传输的数据的地址来重试访问。,29,6.2.7 总线仲裁,PCI总线采用集中式的同步仲裁方法,中央仲裁器

13、,PCI主设备A,PCI主设备B,REQ#,REQ#,GNT#,GNT#,30,31,1、PCI设备的配置空间,定义一个PCI总线配置空间的目的在于提供一套适当的配置措施，使之实现完全的设备再定位而无需用户干预安装、配置和引导，并由与设备无关的软件进行系统地址映射。,所有PCI设备都必须实现PCI协议规定必需的配置寄存器，以便系统加电的时候利用这些寄存器的信息来进行系统配置。对PCI的配置访问实际上就是访问设备的配置寄存器。,在系统启动的时候由BIOS代码执行设备配置。一旦即插即用OS（如Windows2000/XP）启动后，控制就传递给OS，OS接管设备管理。,6.2.8 PCI总线配置,3

14、2,2、配置空间头区域及功能,33,(1)设备识别 头区域有7个寄存器（字段）用于设备的识别。,(2)设备控制 表现在命令寄存器为发出和响应PCI总线命令提供了对设备粗略的控制。,(3)设备状态 状态寄存器用于记录PCI总线有关操作的状态信息。注意：该寄存器的有些位是只可清不可置，对这些位的写，被解释为对该位清零。例如，为了清位14而不影响其他位，应向该寄存器写0100 0000 0000 0000B,34,(4)基址寄存器,PCI设备的配置空间可以在微处理器决定的地址空间中浮动，以便简化设备的配置过程。系统初始化代码在引导操作系统之前，必须建立一个统一的地址映射关系，以确定设备中有多少存储器

15、和I/O控制器，它们需要占用多少地址空间。当确定这些信息之后，系统初始化代码便可以把I/O控制器映射到合理的地址空间并引导系统。为了使这种映射能够做到与相应的设备无关，在配置空间的头区域中安排了一组供映射时使用的基址寄存器。,35,1,0,I/O空间指针,规范规定每个I/O基地址下的端口数不得大于256。,31 2 1 0,基 地 址,0,预取使能,存储空间指针,00 32位地址空间任意映射01 32位地址空间1M字节以内映射（已经不用）10 64位地址空间任意映射 11 保留,31(63)3 2 1 0,基 地 址,保留,返回,36,具体实现的过程中，除了低四位满足上述要求外，高位部分实际设

16、置位数视映射多大地址空间范围而定，根据地址范围，决定高多少位需要设置，这些位被设置成可写，高位部分的其它位用硬件使其为0，并只可读。基地址设置过程：,系统初始化程序向基地址寄存器写全1,系统初始化程序读出基地址寄存器的内容,系统初始化程序判断设备需要的地址空间大小,系统初始化程序分配基地址并写回到该基地址寄存器,如设备需要使用1MB的存储空间，硬件实现基地址寄存器的时候应该使位0，位4位19由硬件使其保持为0,37,举例1：,系统初始化向基址寄存器写全1后读出的值=FFE00000h,位0=0，表示是一个存储器地址空间映射位2:1=00b，它是32位存储器映射位3=0，表示它不是预取存储器。位

17、31:4 第一个为1的是位21，表示映射的存储空间为221=2MB。这意味着存储映射的基地址应该起始于2MB、4MB、6MB等的边界上。,系统经过权衡后再向该基址寄存器写入实际映射的空间基址，该基址应该是2MB边界的，如：FFE00000H,FFC00000H,FE000000H等。问：FFF00000H地址能不能做该设备存储基址？,38,举例2：,基址寄存器的值=FFFFFF01h,位0=1，表示是一个I/O地址空间映射位31:2第一个为1的是位8，表示映射的I/O空间为28=256。这意味着I/O映射的基地址应该是256的整数倍。,39,最大/最小映射地址空间是多少？,最大/最小存储映射地

18、址空间,最小存储映射地址空间=16字节（24）最大存储映射地址空间=2GB（231）,最大/最小I/O映射地址空间,最小I/O映射地址空间=4字节（22）最大存储映射地址空间=256字节（协议规定）,转前,40,扩展ROM访问允许,31 11 10 1 0,基 地 址,保 留,扩展ROM基地址寄存器,扩展ROM基地址=FFFF0001h,位0=1，表示扩展ROM访问允许位31:11第一个为1的是位16，表示映射的存储空间为64K。这意味着ROM映射的基地址应该起始于64KB的边界,41,(5)头区域中其它寄存器,中断引脚寄存器 8位只读寄存器，指明设备使用了PCI的哪个中断引脚。1代表INTA

19、#，2为INTB#,中断请求线寄存器 8位可读/写寄存器，指明设备的中断引脚和PC机的 8259A的哪个中断输入线连。,Min_Gnt/Max_lat寄存器 Min_Gnt用来指定设备需要多长的突发传输时间。Max_lat用来表示对PCI总线进行访问的频繁程度。,42,2配置空间的访问,(1)配置空间访问时目标设备的选择,对于某一PCI设备，1)只有当输入它的IDSEL信号有效，2)并且在地址期内AD1:0为00时，才能被作为配置访问的目标设备。,43,(2)配置空间访问的类型,0类配置空间访问对（正在运行的）当前PCI总线上的目标设备配置寄存器所进行的访问。被配置访问的目标设备必须在地址期采

20、样到其IDSEL输入信号有效，且AD10必须为00。地址期，AD10必须为00；AD108用于选择物理设备的八种功能之一；AD 72为选择该功能设备的配置寄存器号(双字号）。AD31:11可用于连接各设备的IDSEL信号数据期，AD310传送的是配置读/写数据。,44,1类配置空间访问对（通过PCI/PCI桥连接的）下一级PCI总线上的目标设备(配置寄存器)所进行的访问。地址期，AD10必须为01；AD108作为选择物理设备的八种功能之一。AD72为选择该功能设备的配置寄存器号；AD1511用于存放第二级总线上被选中设备的IDSEL号，AD2316 放总线号。桥片中也有桥配置空间寄存器，存放有

21、总线号和次级总线号等信息。一旦PCI/PCI桥检测到1类配置访问，就有三种情况，须分别进行处理。,45,如果要访问的总线号既不同于桥的第二级总线号，也不在桥的第二级总线号的下级总线范围内，那么桥将忽略本次访问。如果总线号不同于桥的第二级总线，但在桥的第二级总线号的下级总线范围内，那么桥将本次访问作为1类配置访问传递给第二级总线。配置命令从第一级传递到第二级C/BE#总线。,如果总线号与桥的第二级总线号相同，那么桥将本次访问作为0类配置访问传递给第二级总线。AD10:2直接从桥的第一级传递到第二级AD总线。AD15:11 的设备号用于决定第二级总线上哪个设备的IDSEL信号被设置有效。配置命令从

22、第一级传递到第二级C/BE#总线。,46,针对x86兼容的系统，PCI协议定义了将处理器发出的I/O访问识别为配置访问，或将处理器发出的存储器访问转换为配置访问的转换机构，称为配置机构。,(3)配置访问的访问方法,配置机构是利用两个32位的I/O端口寄存器来访问PCI设备的配置空间的。配置地址端口寄存器（I/O地址为0CF8H0CFBH）配置数据端口寄存器（I/O地址为0CFCH0CFFH）,第一步，将要访问的总线号、设备号、功能号和寄存器号写到配置地址端口寄存器。（32位写）,第二步，执行一次对配置数据端口寄存器的读/写。,47,6.2.9 PCI BIOS,初始化程序只能通过PCI BIO

23、S才能访问PCI配置寄存器。PCI BIOS再通过配置地址端口寄存器和配置数据端口寄存器实现其功能。,1、16位PCI BIOS的调用,通过INT 1AH实现：AH=B1H，AL为子功能号。,2、32位PCI BIOS的调用,确认32位BIOS是否存在；确认BIOS是否支持PCI BIOS，取得PCI BIOS入口地址；通过对PCI BIOS入口地址的远程调用来实现：AH=B1H，AL为子功能号。,48,6.3 通用串行总线USB,1.USB的硬件,USB主控制器/根集线器 主控制器负责将并行数据转换成串行，并将数据传给根集线器。根集线器控制USB端口的电源，激活和禁止端口，识别与端口相连的设

24、备，设置和报告与每个端口相连的状态事件。USB集线器(USB Hub)完成USB设备的添加（扩展）、删除和电源管理等。USB设备 HUB设备和功能设备（外设），外设含一定数量独立的寄存器端口（端点）。外设有一个惟一的地址。通过这个地址和端点号，主机软件可以和每个端点通信。数据的传送是在主机软件和USB设备的端点之间进行的。,6.3.1 USB系统组成,49,USB设备驱动程序 在USB外设中，通过I/O请求包将请求发送给USB设备中的USB（从）控制器。USB驱动程序 在主机中，当设置USB设备时读取描述器以获取USB设备的特征，并根据这些特征，在发生请求时组织数据传输。USB驱动程序可以是捆

25、绑在操作系统中，也可以是以可装载的驱动程序形式加入到操作系统中。USB主控制器驱动程序 完成对USB事务交换的调度，并通过根Hub或其他的Hub完成对交换的初始化。,2.USB的软件,50,3.USB的拓扑结构,PCI总线,宿主机,USB主控制器/根Hub,高速,电话,高速,显示器,高速,集线器,高速,麦克风,扬声器,高速,扬声器,高速,键盘,高速,低速,麦克风,麦克风,低速,高速=480Mb/s(2.0)全速=12Mb/s(1.1)低速=1.5Mb/s(1.0),USB的层次拓扑图,08年11月推出的USB3.0速率达到5Gb/s,51,6.3.2 USB系统的接口信号和电气特性,1.接口信

26、号线,高/全/低速USB收发器(主机或集线器端口),高/全速USB收发器(主机端口或高速设备),+5vdc,D+,D-,地,15K,15K,+3.03.6vdc,1.5K,D+,D-,高/全/低速USB收发器(主机或集线器端口),低速USB收发器(低速设备),+5vdc,D+,D-,地,15K,15K,+3.03.6vdc,1.5K,D+,D-,USB集成器和设备的电阻连接,USB数据线,USB数据线,52,USB常用信号电平（全速设备，低速设备电平相反）,53,高速USB总线状态与其信号电平,54,设备接入到端口上的过程,55,高/全速设备被接入的判断,D+线电压上升，则首先判断为全速设备。

27、主机在识别到一个新设备后要求集线器复位(Reset)连接端口，此时数据线进入SE0状态至少10ms。复位期间，高速设备会发出一个Chirp K，集线器检测到该Chirp K后，会回应一串Chirp K与J。得到这个Chirp KJKJKJ序列后，设备断开D+线上的上拉电阻，使能高速终端，进入高速缺省状态。如果在复位期间集线器一直没有检测到Chirp K，则说明接入的是全速设备。如果高速设备发出Chirp K后一直得不到集线器回应的Chirp KJKJKJ序列，则说明集线器不支持高速设备，则设备依然回到全速状态。,56,2.电气特性 对地电源电压为4.755.25V，设备吸入的最大电流值为500

28、mA。第一次被主机检测到时，设备吸入的电流100mA,自给供电 总线供给,57,3.NRZI编码,NRZI的编码方法不需独立的时钟信号和数据一起发送，电平跳变代表“0”，没有电平跳变代表“1”。在数据被编码前，在数据流中每6个连续的“1”后插入1个“0”，从而强迫NRZI码发生变化，也顺便让收发双放对准一次时钟，接收端必须去掉这个插入的“0”。,演示,58,6.3.3 USB数据流类型和传输类型,USB数据流类型有四种：控制信号流、块数据流、中断数据流、实时数据流。,USB有4种基本的传输类型,2批传输：单/双向，用于大批数据传输，要求准确，出错重传。时间性不强。,1控制传输：双向，用于配置设

29、备或特殊用途，发生错误需重传。当USB主机检测时，设备必须要用端点0完成和主机交换信息的控制传送。,3中断传输：单向入主机，用于随机少量传送。采用查询中断方式，出错下一查询周期重新传。,4等时传输：单/双向，用于连续实时的数据传输，时间性强，但出错无需重传。传输速率固定。,59,6.3.4 USB交换的包格式,标志包,数据包,握手包,一次交换（事务处理）,等时传输无握手包,交换完毕，进入帧结束间隔区发送方把D+和D-上的电压降低到0.8V以下，并保持2个位的传输时间，然后维持1个位传输时间的J状态表示包结束，之后进入闲置状态。,每次交换均由主机发起，对中断传输，亦由主机发送查询包取得中断信息。

30、,帧结束间隔区,60,表6.7 包的类型(阴影部分是USB2.0规范),61,62,包的一般格式,SYNC,PID,包特定信息,CRC,8位(32位),8位,n位,5位或16位,SYNC：同步序列,PID：包标识别，发送从低位到高位,所有数据发发送都时从低位开始向高位发送,数据为10000000B(1.1版本),低4位放PID,高4位放PID的反码,数据为10000000000000000000000000000000B(2.0版本),63,1.包的种类及格式,(1)帧开始包（SOF）（一帧持续时间为1ms）,编码,数据,0 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1,LSb,

31、MSb,演示,64,(2)接受包（IN）,(3)发送包（OUT）,接受交换包括了全部4种传输类型,接受交换:根Hub广播接受包目标设备返回数据包根Hub发握手包。（等时传输无握手包）,发送交换:根Hub广播发送包根Hub发数据包目标设备发握手包（批传输才有握手包）,发送交换包括了除中断传输外的其他3种传输类型,65,2数据包,(4)设置包（SETUP）,控制传输开始由主机发设置包，后面可能由一个或多个IN或OUT交换，或只包含一个从端点传到主机的状态,66,3握手包,4 特殊包,数据接受方发向数据发送方,只有SYNC和PID组成主机希望与低速设备进行低速传输的时候发此包PID域应该高速（全速）

32、发送。PID之后，在低速数据包传输之前要延迟4个高速字节时间低速设备只支持控制传输与中断传输与低速设备交换数据只有8字节,67,主 机,HUB,设备,68,USB On-The-Go(OTG)是对USB 2.0规范的有益的扩充。这类设备既可以作为USB设备与PC机相连，又可以作为USB主机连接其它USB设备。因此，这类设备可以抛弃PC，直接进行设备与设备之间的点对点(pear to pear)通信。,USB On-The-Go 在USB 规范基础上增加了以下几点双重功能。设备既可用作主机也可用作外设主机交流协议HNP 用于转换USB 主机和外设功能对话请求协议除小和大功率之外增加了微功率选择超

33、小连接器,6.3.6 USB2.0的补充OTG技术,69,USB On-The-Go 设备定义了一个新的称之为mini-AB 的袖珍插孔，它能接入mini-A 和mini-B 插头。连接器的不同定义设备的初始功能。,70,两个OTG RTR(主/从双角色)设备相连，可以用主机交流协议(HNP)随时切换主机角色。步骤如下：,A设备发出SET_FEATURE命令后，B设备可请求总线控制权。A设备挂起总线，通知B设备可占用总线。B设备发送信号，断开A设备连接。A设备启动D+线本方的上拉电阻，将D+置高。此时A设备成为外设，B设备成为主机。B设备完成对总线控制后，启动D+线本方的上拉电阻，放弃对总线的

34、控制。在以上电平变换的同时，通过软件实现真正的对总线的控制权变化。,71,1.分清开发的设备类型,嵌入式USB主机USB Hub基于HID(人机接口设备)的USB设备USB OTG设备,2.选择合适的控制芯片,内嵌USB模块和嵌入式CPU核的SOC芯片内嵌单片机内核的USB控制芯片可与其它嵌入式CPU相连的单独USB控制芯片,6.3.7 开发具有USB功能的设备的先期准备,72,3.一般的开发步骤,根据选择的器件和要实现的功能，设计相关电路。编制软件（根据不同应用，设计其中部分或全部软件）。-设备驱动程序(对USB设备，或OTG设备)-USB主机设备的控制程序（对主机或OTG设备，如完成枚举功

35、能等）-主机和设备的角色切换驱动（对OTG设备）-编写相关的PC端软件,4.目前常见的控制芯片,OTG芯片：ISP1362，OTG243主机/设备芯片：SL811HS，ISP1161设备芯片：PDIUSBD12，ISP1581HUB芯片：GL652USB,73,6.4.1 PCI-Express总线的主要性能特点,6.4 PCI-Express总线（自学）,PCI Express为互连设备提供高速、高性能、点对点、双/单工、差动信令链路。数据从一组信号线上发送，而在另一组信号线上接收。采用设备间的点对点串行连接。将两台设备连接在一起的一个PCI Express互连称为一条链路。一条1的链路有一

36、条通道，即每个方向上有一对差动信号，共4个信号。,74,1、串行的点对点互连2、使用差动信号3、使用交换器来互连多台设备 4、采用基于数据包的协议 5、具有更高的数据传输速率（2.5Gbit/s的单向单线连接传输速率）6、拥有存储器地址空间、IO地址空间和配置地址空间 7、采用层次结构8、热插拔支持9、与PCI兼容的软件模型,75,6.4.2 PCI-Express总线结构,76,77,（1）根联合体 集成了多种控制器，替CPU产生事务请求，它还可以代表CPU发起配置事务请求、生成存储器和I/O请求和锁定事务请求。根联合体发送数据包离开其端口，或从其端口接收数据并转发至存储器。根联合体初始化用

37、来形成请求者或完成者的设备ID，通常由总线号、设备号和功能号组成。根联合体的总线、设备及功能号都被初始化全为0。,78,（2）交换器 交换器利用基于存储器、I/O或配置地址的路由方法转发数据包。交换器根据下面3种路由机制之一转发这些数据包：地址路由、ID路由或隐式路由。交换器能实现两种仲裁机制：端口仲裁和VC仲裁，并且依据仲裁机制确定将入端口数据包转发至出端口的优先级。交换器支持锁定请求。,79,（3）端点 端点可以作为请求者发起事务，或者作为完成者对事务做出响应。端点有PCI Express端点和传统端点两种。传统端点支持I/O事务，而且可以作为完成者支持锁定事务语义，还可以利用消息请求产生

38、传统中断信号，但另外还必须支持产生利用存储器写事务的MSI。PCI Express端点必须在可预取存储地址空间内支持64位存储器寻址能力。两种类型的端点都实现了0类 PCI配置头，并且作为完成者对配置事务做出响应。,80,6.4.3 PCI Express事务简介,事务：为请求者和完成者之间完成一次信息传送需要完成的一系列一个或多个数据包传送的过程。PCI Express事务可以分成大类：存储器事务、I/O事务、配置事务和消息事务。,81,6.4.4 PCI-Express的层次结构,PCI Express 设备A,设备核心,事务层,数据链路层,PCI Express 设备B,物理层,发送 接

39、收,PCI Express核心逻辑接口,设备核心,事务层,数据链路层,物理层,发送 接收,PCI Express核心逻辑接口,82,（1）设备核心/软件层 设备核心是由根联合体核心逻辑或诸如以太网控制器、SCSI控制器、USB控制器等端点核心逻辑组成。设备核心逻辑与本地软件一起提供PCI Express设备生成TLP所需的必要信息。（2）事务层 事务层主要负责生成出站TLP流量和接收入站TLP流量。（3）数据链路层 数据链路层的主要功能是保证在各链路上发送和接收数据包时数据的完整性。（4）物理层 TLP和DLLP类型的数据包从数据链路层发送至物理层，并通过物理链路传送。物理层也从链路上接收数据包并将其发送至数据链路层。,