微机原理课件.ppt
《微机原理课件.ppt》由会员分享,可在线阅读,更多相关《微机原理课件.ppt(133页珍藏版)》请在三一办公上搜索。
1、微机原理,制作者:张幸,在此幻灯片插入公司的徽标从“插入”菜单选择图片找到徽标文件单击“确定”重新设置徽标大小单击徽标内任意位置。徽标外部出现的方框是“调整控点”使用这些重新设置对象大小如果在使用尺寸调整控点前按下 shift 键,则对象改变大小但维持原比例。,书名:微型计算机原理及接口技术 出版社:中国科学技术大学出版社 作者:周荷琴,吴秀清 版本:第四版,第一章 绪论,第一节 微型计算机系统微处理器、微型机计算机、微型计算机系统总线单片机、单板机、嵌入式系统(SOC),微处理器、微型机计算机、微型计算机系统,微处理器ALU:完成算术运算、逻辑运算累加器、寄存器:存放参加运算的数据、结果、地
2、址程序计数器:指向下一条要执行的指令的偏移地址逻辑控制部分:负责对整机的控制,协调各部件工作内部总线,微型计算机CPU存储器:存放程序和数据输入输出接口:用于将外部设备与CPU和存储器相连接系统总线:CPU向存储器及接口电路提供地址、数据及控制信息的通路,ROM 只读存储器RAM 随机读写存储器,微型计算机系统微型计算机输入输出设备系统软件,总线,总线:计算机系统中,各个部件之间传送信息的 通路内部总线元件级总线局部总线,内部总线:微处理器内部各部件之间传送信息的通路单总线双总线三总线,元件级总线:连接计算机系统中两个主要部件的总线元件级总线采用三总线:地址总线、数据总线、控制总线地址总线:用
3、于CPU向存储器或I/O端口传送地址数据总线:CPU与存储器及外设交换数据的通路控制总线:用来传送控制信息,局部总线:CPU总线、元件级总线局部总线用于多处理器系统,总线标准:国际上正式公布或推荐的系统各个模块互连的标准总线标准规定:插座的尺寸、引线的数目、信号的含义和时序,单片机单板机、嵌入式系统(SOC),第二章 8086系统结构,第一节 8086CPU的结构第二节 8086CPU引脚功能第三节 8086/8088存储器组织第四节 8086系统配置,第一节 8086CPU的结构,执行部件(EU)和总线接口部件(BIU)寄存器结构,执行部件(EU)和总线接口部件(BIU),8086CPU的内
4、部结构由两部分组成:总线接口部件BIU、执行部件(EU),采用流水线工作方式总线接口部件BIU:负责取指令;存、取操作数执行部件(EU):负责分析指令、执行指令,通用寄存器,操作数,ALU,标志,段寄存器指令指针,地址生成和总线控制,指令队列,EU,BIU,BIU 总线接口部件组成:段寄存器 16位 CS SS DS ES 指令指针(IP)存放指令的偏移地址 地址形成逻辑 完成逻辑地址到物理地址转换 指令队列 采用FIFO结构,预取指令 总线控制逻辑 发出总线控制信号,任务:把段寄存器和IP相加形成20BIT有效地址 16*CS+IP 取指令 8086 如果队列中有2字节以上空格,EU不要求总
5、线,则BIU预取指令 8088 如果队列中有1字节以上空格,EU不要求总线,则BIU预取指令 EU要求总线周期,有EU提供信号和地址来源,BIU进入总线,存取数据,EU执行部件组成:ALU算术逻辑运算单元 PSW标志寄存器 存放运算结果特征 寄存器组 存放中间结果 EU控制器 取指令控制、时序控制任务:从队列中取指令控制,访问M和I/O 由EU通知BIU提供信号和地址来源内部:根据指令要求对寄存器和标志管理,寄存器结构,通用寄存器指针和变址寄存器段寄存器指令指针标志寄存器,通用寄存器组,EAX AX AH ALEBX BX BH BLECX CX CH CLEDX DX DH DL,可8位、1
6、6位使用 用于存放数据或地址专用功能 BX基址寄存器 AX累加器 CX计数器 AX,DX用于乘、除,指针和变址寄存器,SP 堆栈指针 BP 基址寄存器 SI 源变址寄存器 DI 目的变址寄存器,用于堆栈操作,用于变址操作,这四个寄存器只能按16位操作用于堆栈和变址操作计算操作数的有效地址,ESPEBPESIEDI,段寄存器 存放每一段的起始地址,CS 代码段寄存器SS 堆栈段寄存器DS 数据段寄存器ES 附加段寄存器,用于存放程序 CS*16+IP取指用于存放堆栈 SS*16+SP堆栈用于存放数据 DS*16+SP,BP,SI用于存放数据 ES*16+BP,DI,指令指针IP每执行一条指令,I
7、P自动加1IP指向偏移地址,有效地址16*CS+IP程序员不能直接修改IP,(通过转移、调用、中断、中断返回),标志寄存器PSW标志寄存器用来存放运算结果的特征6位状态位3位控制位,状态位:CF进位标志:,若最高位产生进位或借位,则CF置1若最高位无进位或借位,则CF清0,PF奇偶标志:,若运算结果中“1”的个数为偶数个,PF置1若运算结果中“1”的个数为奇数个,PF清0,AF辅助进位标志:,第3位向第4位有进位或借位 AF置1第3位向第4位无进位或借位 AF清0,ZF 零标志:若运算结果为0,则ZF为1,否则ZF为0,SF符号标志:,若运算结果为正,SF为0若运算结果为负,SF为1,OF溢出
8、标志:若运算结果产生溢出OF为1,否则OF为0,控制位:DF方向标志TF 陷阱标志 若TF=1,CPU出单步工作方式,每执行一条指令,产生一次单步中断IF中断标志 当IF=1时,允许中断,当IF=0时,禁止中断,DF=0,地址指针自动增加(由低到高)DF=1,地址指针自动减少(由高到低),第二节 8086CPU引脚功能,8086芯片共计40个引脚,主要分成三类:地址线数据线和控制线。外加电源。CPU芯片的引脚完全反映了该芯片的内部功能以及和外界部件的交互方式。学习这部分内容着重考察CPU内部的功能模块以及输入输出需求,掌握引脚的功能定义。学习要求:信号名称 信号含义 有效电平 输入/输出 状态
9、(两态/三态)信号来源,一、8086 CPU引脚及功能,地址总线和数据总线*AD15AD0:地址/数据总线 双向 三态 注:8086/8088地址线,数据线分时使用 总线的第一周期作地址线(16bit宽A15A0)其余周期 作数据线(8086 16bit/8088 8bit)*A19A16/S6S3:地址/状态 三态 输出 注:这四条线分时使用复用 总线的第一周期作地址线A19A16(与A15A0构成20bit)其余周期 作状态线 S6S3 注:8086访问存储器,使用20条地址线 8086访问I/O,使用16条地址线,S6S3:状态线S6:为低电平 S5指示中断允许IF状态S4 S3指示哪一
10、个段寄存器 S4 S3 段寄存器 0 0 ES 0 1 SS 1 0 CS或非存储器操作 1 1 DS,控制总线 控制总线是传送控制信号的一组信号线,有 输入,输出。,*MN/MX线:最小/最大方式控制线 若MN/MX=1,8086处于最小方式 若MN/MX=0,8086处于最大方式8086具有两种系统配置方式:最小模式和最大模式,分别对应单机系统和多机系统。最小模式:由8086提供全部控制信号最大模式:由专用总线控制器8288提供总线控制信号在不同模式 8086的有些引脚不完全相同,脚 最大 最小 脚 最大 最小28 S2 IO/M 27 S1 DT/R26 S0 DEN 30 RQ/GT0
11、 HOLD24 QS1 INTA 31 RQ/GT1 HLDA25 QS0 ALE 29 LOCK WR,受MN/MX影响的控制信号,*S2S0:总线周期状态信号 S2 S1 S0 操作类型 0 0 0 中断响应 0 0 1 读I/O端口 0 1 0 写I/O端口 0 1 1 暂停 1 0 0 取指 1 0 1 读存储器 1 1 0 写存储器 1 1 1 无效,最小方式:*IO/M 存储器/输入输出请求信号*DT/R 数据发送/接受端*DEN 数据允许端,*RQ/GT0*RQ/GT1在最大方式下:这两条信号为总线的请求和回答信号、两信号功能相同、RQ/GT0 优先、双向/RQ/GT 释放 在T
12、4或下一个T1输出/GT,在最小方式*HOLD 总线请求信号、输入、高电平有效*HLDA 总线响应信号、输出、高电平有效,最大方式:QS1 QS0 为指令队列状态信号、输出、高电平有效 QS1 QS0 队列状态 0 0 无操作 0 1 取指令队列第一字节 1 0 队列空 1 1 取指令队列后续字节,最小方式:INTA 中断响应信号、输出、低电平有效ALE 地址锁存允许信号、输出、高电平有效,LOCK 最大方式有效、总线优先封锁信号 三态、输出、低电平有效WR 最小方式有效、写信号、三态、输出、低电平有效,不受MN/MX影响的控制信号,*RD读信号 三态 输出、低电平有效*READY 准备就绪信
13、号、输出、高电平有效*INTR 中断请求信号、输入、高电平有效*NMI 非屏蔽中断请求信号、输入、正沿触发*TEST 测试信号、输入、低电平有效*RESET 复位信号、输入、高电平有效,复位后,8086CPU的状态:寄存器 状态 PSW 0000H CS FFFFH DS 0000H SS 0000H ES 0000H IP 0000H 指令队列 清空,其它CLK:时钟信号,由8284时钟产生VCC:电源 5V(5%)VSS:地,二、8086与8088引脚不同,数据线(8086:AD15AD0,8088:AD7AD0)存储器/输入输出控制线不同(8086:M/IO,8088 M/IO)BHE/
14、S7不同(BHE是总线高允许),第三节 8086/8088存储器组织,一、存储器分段管理二、物理地址的计算方法三、逻辑地址来源四、8086/8088存储器分体结构五、堆栈的概念,一、存储器分段管理,20根地址线可寻址1MB地址空间,而实际寄存器是16位,只能寻址64KB空间。于是采用分段管理方式,每个段不超过64KB。段之间可连续,可分离,可重叠。段的首地址有限制,必须能被16整除。即低四位全为0。1 Paragraph=16 Bytes 每个存储单元由段地址和偏移地址组成,二、物理地址的计算方法,CPU内部寄存器是16位,给出的地址也是16位,不能直接用于20位地址空间的寻址,因此必须寻求一
15、种将16位逻辑地址转换成20位物理地址的方法。逻辑地址:段基址和偏移地址组成,无符号16位二进制数,是程序设计是采用的地址。物理地址:存储器绝对地址。物理地址=16*段地址+偏移地址,三、逻辑地址来源,常用搭配关系:(CS,IP),(DS,SI/DI/BX),(SS,SP/BP)等等。,四、8086/8088存储器分体结构,8086,奇地址512K*8,D7D0,偶地址512K*8,D7D0,D15D8,D7D0,SEL A0A18,SEL A0A18,A1A19,A0,BHE,8088,A19A01M*8 D7D0,D7D0,A0A19,五、堆栈的概念,专用存储区域,暂时保存数据。“后进先出
16、”(LIFO)SS段基址,SP栈顶单元地址堆栈生长方向:由高地址区向低地址区增长。用途:中断,子程序调用,暂存或交换数据。,例如:SS=C000H,SP=1000H,则,C0000H,C1000H,SP,栈底,64k,第四节 8086系统配置,8086具有两种系统配置方式:最小模式和最大模式,分别对应单机系统和多机系统。注意学习一般的计算机系统的基本配置方式,配置的策略,建立微型机系统的基本配置模型。,一、基本总线接口部件,地址锁存器8282/8283数据总线缓冲器8286/8287时钟发生器8284总线控制器8288总线裁决器8289,1.地址锁存器8282/8283,8282(不反相)和8
17、283(反相)具有三态输出的锁存缓冲器,用于锁存、缓冲、多路输出8282的逻辑图8086系统中,8282(8283)用于地址锁存器连接:ALESTB OE接地 DIAD DOA(地址),D Q,CLK,DI0,STB,OE,DO0,DI1,DI2,DI7,DO1,DO2,DO7,2、数据总线缓冲器8286/8287,8286(不反相)8287(反相)具有8路双向缓冲电路,可实现8位数据的双向传送,8286/8287具有很强总线驱动能力,可作为总线驱动器8286逻辑图8086系统中,8286(8287)为总线驱动器连接:TDT/R OEDEN AAD BD(数据),A1,A2,A7,A0,或,或
18、,B0,B1,B2,B7,OE,T,3、时钟发生器8284,提供整个CPU芯片的时钟控制信号,是实现精确控制的必要条件。三大功能模块:时钟信号发生器 OSC:14.318MHz CLK:4.77MHz,占空比1/3,供CPU PCLK:2.385MHz,占空比1/2,供外设复位生成电路就绪控制电路,4、总线控制器8288,由于8086系统配置为多处理器系统,有多个具有自主性的总线控制设备,原先的一些引脚用来传送其他控制信号,因此需要增加独立的总线控制器来输出总线控制命令。引脚功能:总线状态信号控制输入信号总线命令信号总线控制信号,两种工作方式:I/O总线方式:局部总线方式系统总线方式,5、总线
19、裁决器8289,当系统中存在多个对总线具有主控权的设备时,每个主控设备需要增设8289来对总线进行合理分配,将总线使用权赋给优先权最高的设备。引脚功能:状态信号:8086CPU输出控制信号多总线命令信号系统信号,二、最大方式和最小方式基本配置,最小配置:1片8284、3片8282、2片8286最大配置:除最小配置,外加8288、8289,第三章 8086寻址和指令系统,8086指令系统具有灵活的指令格式、很强的寻址能力、能处理多种数据类型本章讨论8086寻址能力,指令格式,指令系统,第一节 8086寻址能力,寻址:指令寻找操作数的方法8086 的寻址方法有:立即寻址、存储器寻址、串操作寻址I/
20、O端口寻址、程序转移寻址,立即寻址:指令中直接给出操作数的数值。如:MOV AL,26H MOV CX,2A50H立即寻址速度快,一般用于给寄存器或存储器赋初值,寄存器寻址:操作数存放在指令规定的寄存器中。如:MOV DX,AX寄存器寻址机器码字节最短,执行速度最快,直接寻址:指令直接给出操作数的偏移地址。(存储器寻址方式)直接寻址方式:MOV AX,2000H段超越前缀:MOV AX,ES:500符号地址:AREA1 DW 100 MOV AX,AREA1,寄存器间接寻址:操作数的有效地址EA存放在基址或变址寄存器。EA=,(BX)(SI)(DI)(BP),注:以BX,SI,DI为偏移地址,
21、默认段DS 以BP为偏移地址,默认段SS,如:MOV AL,BX,寄存器相对寻址:操作数的有效地址EA是8位或16位的偏移量加基址或变址寄存器EA=,(BX)(SI)8位偏移量(DI)16位偏移量(BP),+,BP 默认段SSBX、SI、DI默认段DS,如:MOV BX,COUNTSI,基址变址寻址:操作数的有效地址EA是基址存器(BX或BP)加变址寄存器(SI或DI)。EA=,(BX)(SI)(BP)(DI),+,BP 默认段SSBX 默认段DS,如:MOV AX,BXSI MOV AX,BX+SI,相对基址变址寻址:操作数的有效地址EA是8位或16位的偏移量加基址寄存器(BX或BP)和变址
22、寄存器(SI或DI)。EA=,(BX)(SI)8位偏移量(BP)(DI)16为偏移量,+,BP 默认段SSBX 默认段DS,如:MOV AX,MASKBXSI MOV AX,MASK+BX+SI,+,其它:隐含寻址I/O端口寻址一条指令几种寻址方式转移类寻址,I/O端口寻址直接端口寻址:指令中直接给出外设端口地址 如:IN AL,63H OUT 64H,AL间接端口寻址:指令DX寄存器为外设端口地址 如:MOV DX,213H IN AL,DX注:直接端口寻址范围(0FFH)间接端口寻址范围(0FFFFH),转移指令寻址方式段内直接寻址 立即短转移 JMP SHORT PROG_S(8位立即数
23、)立即近转移 JMP NEAR PTR PRON_N(16位立即数)段内间接寻址 以存储器或寄存器作为转移目标地址 寄存器:JMP BX 存储器:JMP WORD PTR BX段间直接寻址 JMP FAR PTR PROG _F段间间接寻址 JMP DWORD PTRBX,Ffff0-0a00=ff5f0h,ds=ff5fh2010:0102=20100+0102=20202h5000:001e=50000+001e=5001eh3217:0e0f=32170+0e0f=3307fh10e0:002a=10e00+002a=10e2ah,第二节 指令机器码表示,8086采用变长指令格式,指令长
24、度有16字节不等 第一字节:操作码 第二字节:操作数寻址方式 后面:无字节 2字节有效地址EA 12字节偏移量、12字节立即数 12字节偏移量、2字节的段地址,Op code,单字节 操作数隐含,Op code Reg,单字节 寄存器方式,Op code 11 Reg R/M,Op code mod Reg R/M,Op code mod Reg R/M 位低 位高,Op code 11 Reg R/M 数低 数高,Op code mod Reg R/M 位低 位高,数低 数高,寄存器至寄存器,寄存器至存储器,寄存器至存储器,立即数至寄存器,立即数至存储器,第三节 8086指令系统,指令系统是
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机 原理 课件
链接地址:https://www.31ppt.com/p-5385217.html