chapter2数字部分集成电路cad设计.ppt

《chapter2数字部分集成电路cad设计.ppt》由会员分享，可在线阅读，更多相关《chapter2数字部分集成电路cad设计.ppt（63页珍藏版）》请在三一办公上搜索。

1、Cmos数字电路,CMOS反相器 MOS传输门 静态CMOS门电路 动态CMOS电路 MOS其它单元电路,黑龙江大学集成电路与集成系统,参考书目：1、半导体集成电路，朱正涌 编著。清华大学 出版社。2、数字集成电路电路-电路、系统与设计，美Jan M.Rabaey.周润德 译。电子工业出版社。,黑龙江大学集成电路与集成系统,MOS基本逻辑单元电路,MOS集成电路具有集成度高、功耗低的特点，是当今大规模集成电路的主流产品，尤其是CMOS集成电路。,黑龙江大学集成电路与集成系统,静态MOS反相器,MOS反相器特性的分析是MOS基本逻辑门电路分析的重要基础。,黑龙江大学集成电路与集成系统,1.结构和

2、工作原理,Vi为VOL时，MN截止，MP非饱和,-Kp 2(VOL-VDD-VTP)(VOH-VDD)(VOH-VDD)2=0,VOH=VDD,Vi为VOH时，MN非饱和，MP截止,Kn2(VOH-VTN)VOL-VOL2=0,VOL=0,无比电路,MP 为PMOS,VTP 0,CMOS反相器,黑龙江大学集成电路与集成系统,2.电压传输特性及器件工作状态表,黑龙江大学集成电路与集成系统,3.噪声容限,(1)指定噪声容限,VNMmax=minVNMHmax,VNMLmax,0,0,1,1,黑龙江大学集成电路与集成系统,(2)最大噪声容限,VNMH=VOH-V*=VDD-V*,VNML=V*-VO

3、L=V*,当V*为 时，噪声容限为最大（）,V*将随着o的变化而向相反方向变化,NMOS和PMOS都饱和时有:,记作V*,黑龙江大学集成电路与集成系统,4.瞬态特性,Vo,CL为负载电容，带负载门数越多，连线越长，CL越大，延迟越大。,在cmos电路中，负载电容的充放电时间限了开关速度。,例：画出在开关期间nmos管工作点的移动轨迹。（阶跃电压Vi从0变化到VDD时，Vo和ID的关系曲线）,VDD,Vi,MP,MN,Vo,黑龙江大学集成电路与集成系统,(1)下降时间,KN越大 tf越小,tf=tf1+tf2,黑龙江大学集成电路与集成系统,(2)上升时间,KP越大 tr越小,tr=tr1+tr2

4、,黑龙江大学集成电路与集成系统,(3)平均延迟时间,tpd=(tpHL+tpLH)/2,黑龙江大学集成电路与集成系统,5.功耗特性,(1)静态功耗PD 理想情况下静态电流为0，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗：PD=IosVDD,CMOS电路功耗由三部分组成：静态功耗、瞬态功耗和节点电容充放电功耗。,设计时应尽量减小PN结面积,黑龙江大学集成电路与集成系统,(2)交流功耗PA,由于节点都存在寄生电容，因而状态转换时输入波形有一定的斜率，使NMOS和PMOS都处于导通态，存在瞬态电流，产生功耗：,设计时应尽量减小tr和tf,黑龙江大学集成电路与集成系统,(3)瞬态功耗PT,在状

5、态转换过程中，结点电位的上升和下降，都伴随着结点电容的充放电过程，产生功耗：,设计时应尽量减小节点寄生电容,PT=CL VDD 2,黑龙江大学集成电路与集成系统,6.最佳设计,(1)最小面积方案,芯片面积 A=(Wn Ln+Wp Lp)按工艺设计规则设计最小尺寸 Lp=Ln Wp=Wn 面积小、功耗小、非对称延迟,(2)对称延迟方案,上升时间与下降时间相同tr=tf 应有：Kp=Kn，一般取：Lp=Ln则有：Wp/Wn=n/p 2,黑龙江大学集成电路与集成系统,(3)对延迟最小方案（Tpd最小）,一般取：Lp=Ln Wp/Wn=12 CL=CE+(Wp Lp+Wn Ln)Cg0,黑龙江大学集成

6、电路与集成系统,(4)级间最佳驱动方案,设：级间尺寸比为，CL/Cg=驱动相同负载延迟为,一般取=25,则：每级门延迟为，总延迟 为N,N=，N=ln/ln,可见：=e时，总延迟最小,因此有：N=ln(/ln),黑龙江大学集成电路与集成系统,7.单元版图示例,黑龙江大学集成电路与集成系统,MOS传输门,MOS传输门就是通过控制MOS管的导通和截止来实现信号的传输控制。结构简单，控制灵活，是组成MOS电路的基本单元之一。,黑龙江大学集成电路与集成系统,单沟传输门1.NMOS传输门,G为“1”电平时 NMOS开启，传送信号,G为“0”电平时 NMOS管截止，不传送信号。,O点电容通过饱和导通的NM

7、OS管放电，NMOS管逐渐进入非饱和，放电加快，最终O点达到与I点相同的“0”。,(1)由I向O传送“0”时(假设O初始为“1”),黑龙江大学集成电路与集成系统,O点电容通过饱和导通的NMOS管充电，当O点电位上升到比G点电位低一个VTn时，NMOS管截止。即最终O点达到的“1”比G点的“1”低一个VTn。,(2)由I向O传送“1”时(假设O初始为“0”),黑龙江大学集成电路与集成系统,2.PMOS传输门,G为“0”电平时 PMOS开启，传送信号,G为“1”电平时 PMOS管截止，不传送信号。,O点电容通过饱和导通的PMOS管充电，PMOS管逐渐进入非饱和，充电加快，最终O点达到与I点相同的“

8、1”。,(1)由I向O传送“1”时(假设O初始为“0”),黑龙江大学集成电路与集成系统,O点电容通过饱和导通的PMOS管放电，当O点电位下降到比G点电位高一个|VTp|时，PMOS管截止。即最终O点达到的“0”比G点的“0”高一个|VTp|,(2)由I向O传送“0”时(假设O初始为“1”),黑龙江大学集成电路与集成系统,CMOS传输门,O点电容通过饱和导通的NMOS管和PMOS管放电，NMOS管逐渐进入非饱和，PMOS管逐渐截止，最终O达到与I相同的“0”。,(1)由I向O传送“0”(O初始为“1”),黑龙江大学集成电路与集成系统,O点电容通过饱和导通的NMOS管和PMOS管充电，PMOS管逐

9、渐进入非饱和，NMOS管逐渐截止，最终O达到与I相同的“1”。,(2)由I向O传送“1”(O初始为“0”),黑龙江大学集成电路与集成系统,MOS传输门的速度,MOS传输门的传输速度与节点电容、前级驱动能力、和自身MOS管的W/L有关。对于自身来说，W/L越大，导通电阻越小，传输速度越快。对于单沟传输门来说，传送“1”和“0”的速度不同，而对于CMOS传输门可以达到相同。,黑龙江大学集成电路与集成系统,MOS传输门的特点,1)NMOS传输门能可靠地快速传送“0”电平，传送“1”电平时较慢，且有阈值损失；2)PMOS传输门能可靠地快速传送“1”电平，传送“0”电平时较慢，且有阈值损失；3)CMOS

10、传输门能可靠地快速传送“1”电平和“0”电平，但需要两种器件和两个控制信号4)MOS传输门具有双向传输性能5)MOS传输门属于无驱动衰减性传输,黑龙江大学集成电路与集成系统,1.或非门（nor?）(1)电路结构示例,静态CMOS门电路,黑龙江大学集成电路与集成系统,输入端数过多将严重影响tr(速度)和噪声容限,黑龙江大学集成电路与集成系统,黑龙江大学集成电路与集成系统,2.与非门（nand?）(1)电路结构示例,黑龙江大学集成电路与集成系统,输入端数过多将严重影响tf(速度)和噪声容限,(2)性能分析示例,黑龙江大学集成电路与集成系统,(3)单元版图示例,黑龙江大学集成电路与集成系统,3.与或

11、非门（aoi?.?）(1)示例1:aoi32,黑龙江大学集成电路与集成系统,(2)示例2:aoi221,黑龙江大学集成电路与集成系统,4.或与非门（oai?.?）(1)示例1:oai32,黑龙江大学集成电路与集成系统,(2)示例2:oai221,黑龙江大学集成电路与集成系统,5.异或门（xor）(1)示例1,黑龙江大学集成电路与集成系统,(2)示例2、3,黑龙江大学集成电路与集成系统,6.异或非门（nxor）(1)示例1,黑龙江大学集成电路与集成系统,(2)示例2、3,黑龙江大学集成电路与集成系统,7.驱动三态门,黑龙江大学集成电路与集成系统,8.钟控三态门,钟控或非门,钟控与非门,钟控反相器

12、,黑龙江大学集成电路与集成系统,9.伪NMOS逻辑门,用一个常通PMOS代替CMOS逻辑中的P型逻辑块，简化了电路，减小了输入电容。但是，增加了静态功耗，抬高了VOL(有比电路)。,动态CMOS单元电路1.基本单元结构,黑龙江大学集成电路与集成系统,动态CMOS电路,2.移位寄存器示例,黑龙江大学集成电路与集成系统,3.预充单元结构,黑龙江大学集成电路与集成系统,若预充过程中输入都为“0”，预充结束后，输入信号才到达，会出现电荷再分配问题。,若预充过程中输入信号到达，可能会产生比较大的直流功耗。,4.改进的预充单元结构预充求值结构,黑龙江大学集成电路与集成系统,预充过程中，输入信号到达，求值过

13、程中输入信号不可改变。避免了电荷再分配和产生大的直流功耗问题。,动态CMOS电路的级联 1.级联的问题,黑龙江大学集成电路与集成系统,后级门开始求值时，输入信号并不是前级门求出的值，而是前级门预充的值“1”。因此，当前级门求出值时，后级门预充的“1”已丢失，无法再进行正确求值。,2.多项时钟解决级联问题,黑龙江大学集成电路与集成系统,3.Domino逻辑解决级联问题,黑龙江大学集成电路与集成系统,总是当前级门求出值时，后级门才开始进行求值。,4.N-P逻辑解决级联问题,黑龙江大学集成电路与集成系统,开关逻辑电路（传输门逻辑）1.NMOS多路开关,黑龙江大学集成电路与集成系统,可以通过增加上拉和

14、驱动电路来提高速度。,MOS其它单元电路,2.CMOS多路开关,黑龙江大学集成电路与集成系统,加法器电路 1.组合逻辑半加器单元,黑龙江大学集成电路与集成系统,2.组合逻辑全加器单元,黑龙江大学集成电路与集成系统,3.传输门结构全加器单元,黑龙江大学集成电路与集成系统,4.串行进位加法器,黑龙江大学集成电路与集成系统,最终进位信号产生速度慢，因此适用于位数不多、速度要求不高的加法运算。,在高速加法器中，往往采用先行进位技术。,5.先行进位加法器,黑龙江大学集成电路与集成系统,令：Gk=AkBk Pk=Ak+Bk则：Ck=AkBk+(Ak+Bk)Ck-1=Gk+Pk Ck-1 因而有：Ck=Gk+Pk（Gk-1+Pk-1 Ck-2)=Gk+Pk Gk-1+Pk Pk-1 Ck-2=(只与原始数据A、B、C有关),由此可见，任何一位的进位输出只与输入信号有关，无论位数增加多少，生成各位进位的逻辑级数不变，产生速度快。位数过多时常采用分组分级先行进位方式，以减少元件数。,6.先行进位加法器设计练习,黑龙江大学集成电路与集成系统,设计一个3位先行进位加法器，完成A0A1A2和B0B1B2的相加得到的和（包括进位）。（用逻辑门组成）,