七章 存储器系统.ppt
《七章 存储器系统.ppt》由会员分享,可在线阅读,更多相关《七章 存储器系统.ppt(161页珍藏版)》请在三一办公上搜索。
1、第七章存储器系统,7.1 存储器系统概述7.2 主存储器 7.3 新型存储器7.4 高速缓冲存储器7.5 辅助存储器,7.1 存储器系统概述,7.1.1 存储器分类7.1.2 存储器的结构7.1.3 程序访问局部性原理7.1.4 存储器的层次结构,7.1.1 存储器分类,1按存储介质分类2按存取方式分类3按存储器的读写功能分4按信息的可保存性分 5按在计算机系统中作用分类,存储器分类表,静态存储器,存储器,主存储器,高速缓冲存储器,随机存储器,只读存储器,磁盘,磁带,光盘,不可改写ROM一次可改写ROM(PROM)可擦除可编程只读存储器(EPROM)多次电可改写ROM(EEPROM)掩膜型只读
2、存储器(MROM)快擦型存储器(Flash-memory),辅助存储器,动态存储器,7.1.2 存储器的结构,1基本存储单元2存储体3地址译码器(1)单译码(2)双译码 4片选与读写控制电路5I/O电路6集电极开路或三态输出缓冲器7其它外围电路,7.1.3 程序访问局部性原理,1、时间局部性(temporal Locality):如果一个存储项被访问,则可能该项会很快被再次访问。即在最近的未来要用到的信息很可能是现在正在使用的信息,这主要是程序循环造成的,即循环中的语句要被重复的执行。2、空间局部性(Spatial Locality):如果一个存储项被访问,则该项及其邻近的项也可能很快被访问。
3、即在最近的未来要用到的信息很可能与现在正在使用的信息,在程序空间上是相邻或相近的,这主要是由于指令通常是顺序执行的,以及数据一般是以向量、阵列、树形、表格等形式簇聚地存储所致。,7.1.4 存储器的层次结构,问题的提出,速度越快,每位价格就越高;容量越大,每位价格就越低;容量越大,速度越慢。,解决存储器容量和速度矛盾的办法,应用了访问局部性原理,把存储体系设计成为层次化的结构(Memory Hierarchy)以满足使用要求。在这个层次化存储系统中,一般由寄存器、高速缓存(Cache)、主存(内存)、外存(硬盘等)组成,而不只是依赖单一的存储部件或技术。,7.2 主存储器,7.2.1主存储器的
4、技术指标7.2.2计算机内部存储部件7.2.3随机读写存储器(RAM)7.2.4只读存储器(ROM)7.2.5主存储器的组织,7.2.1主存储器的技术指标,位/秒,字节/秒,数据传输速率 技术指标,单位时间里存储器所存取的信息量,存储器带宽,主存的速度,连续启动两次操作所需间隔的最小时间,存储周期,主存的速度,启动到完成一次存储器操作所经历的时间,存取时间,字数,字节数,存储空间的大小,在一个存储器中可以容纳的存储单元总数,存储容量,单位,表现,含义,指标,7.2.2计算机内部存储部件,1 半导体存储器的分类2 半导体存储器芯片的基本结构,1 半导体存储器的分类,2.只读存贮器ROM(1)掩模
5、工艺ROM(2)可一次编程ROM(3)可擦去的PROM,按照工作方式的不同,半导体存贮器分为读写存贮器(RAM)和只读存贮器(ROM)。1.读写存贮器RAM(1)双极型RAM(2)金属氧化物(MOS)RAM,2 半导体存储器芯片的基本结构,图7-6 半导体存储器组成框图,(1)存储体(2)外围电路 1)地址译码电路 2)读/写控制电路(3)地址译码方式 1)单译码方式 2)双译码方式,单译码方式,双译码方式,7.2.3随机读写存储器(RAM),7.2.3.1 静态RAM(SRAM)7.2.3.2 动态RAM(DRAM),7.2.3.1 静态RAM(SRAM),(1)静态RAM(SRAM)的基本
6、存储电路,图7-9 六管静态RAM存储电路,(2)Intel 2114 SRAM芯片,图7-10 Intel 2114内部结构,Intel 2114引脚及逻辑符号(a)引脚;(b)逻辑符号,7.2.3.2 动态RAM(DRAM),(1)动态RAM的基本存储电路 1)四管动态RAM基本存储电路,2)单管动态RAM基本存储电路,3)动态RAM的刷新,图7-14(a)集中刷新方式,图7-14(b)分散刷新方式,图7-14(c)异步刷新方式,(2)Intel 2174A动态RAM芯片,图7-15 Intel 2164A内部结构示意图,Intel 2174A引脚与逻辑符号(a)引脚;(b)逻辑符号,(3
7、)静态RAM与动态RAM的比较,目前,动态RAM比静态RAM的应用要广得多。主要原因是:l 在同样大小的芯片中,动态RAM的集成度远高于静态RAM,如动态RAM的基本单元电路为一个MOS管,静态RAM的基本单元电路为6个MOS管;l动态RAM行、列地址按先后顺序输送,减少了芯片引脚,封装尺寸也减少;l动态RAM的功耗仅为静态RAM的1/6;l 动态RAM的价格仅为静态RAM的1/4。,因此随着动态RAM容量不断扩大,速度不断提高,它被广泛应用于计算机的主存。动态RAM也有缺点:由于使用动态元件(电容),因此它的速度比静态RAM低;动态RAM需要再生,因此需要配制再生电路,也需要消耗一部分功率。
8、通常,容量不大的高速存储器大多用静态RAM实现。,7.2.4 只读存储器(ROM),1ROM的分类 2掩膜式只读存储器(MROM)3可编程只读存储器(PROM)4可擦除、可再编程的只读存储器PROM,2掩膜式只读存储器(MROM),图7-17 掩膜式ROM示意图,3可编程只读存储器(PROM),图7-18 PROM存储电路示意图,4、可擦除、可再编程的只读存储器PROM,目前,根据擦除芯片内已有信息的方法不同,可擦除、可再编程ROM可分为两种类型:紫外线擦除PROM(简称EPROM)电擦除PROM(简称EEPROM或E2PROM),(1)EPROM和E2PROM简介,(a)SIMOS管结构;(
9、b)SIMOS EPROM元件电路,图7-19 SIMOS型EPROM,(2)Intel 2716 EPROM芯片,1)2716的内部结构和外部引脚,2)2716的工作方式,3)常用的EPROM芯片,(3)Intel 2816 E2PROM芯片,表7-5 2816的工作方式,7.2.5 主存储器的组织,1 存储器芯片与CPU的连接2 存储器芯片的扩展3、存储器的读、写周期4、主存储器组成实例,1 存储器芯片与CPU的连接,存储器芯片与CPU之间的连接,实质上就是其与系统总线的连接,包括:地址线的连接;数据线的连接;控制线的连接;,在连接中要考虑的问题,(1)CPU总线的负载能力(2)CPU的时
10、序和存储器的存取速度之间的配合问题(3)存储器的地址分配和片选问题(4)控制信号的连接,2 存储器芯片的扩展,(1)存储器芯片的位扩充 位扩展是指增加存储字长,这种方法的适用场合是存储器芯片的容量满足存储器系统的要求,但其字长小于存储器系统的要求。,例2,用1K4的2114芯片构成lK8的存储器系统。分析:由于每个芯片的容量为1K,故满足存储器系统的容量要求。但由于每个芯片只能提供4位数据,故需用2片这样的芯片,它们分别提供4位数据至系统的数据总线,以满足存储器系统的字长要求。,用2114组成1K8的存储器连线,(2)存储器芯片的字扩充,字扩展是指增加存储器字的数量,这种方式的适用场合是存储器
11、芯片的字长符合存储器系统的要求,但其容量太小。,例3,用2K8的2716存储器芯片组成8K8的存储器系统。分析:由于每个芯片的字长为8位,故满足存储器系统的字长要求。但由于每个芯片只能提供2K个存储单元,所以需要用4片这样的芯片,以满足存储器系统的容量要求。,用2716组成8K8的存储器连线,(3)同时进行位扩充与字扩充,字、位扩展是指既增加存储字的数量,又增加存储字长,这种方法的适用场合是:存储器芯片的字长和容量均不符合存储器系统的要求,这时就需要用多片这样的芯片同时进行位扩充和字扩充,以满足系统的要求。,例4,用1K4的2114芯片组成2K8的存储器系统。,分析:由于芯片的字长为4位,因此
12、首先需用采用位扩充的方法,用两片芯片组成1K8的存储器。再采用字扩充的方法来扩充容量,使用两组经过上述位扩充的芯片组来完成。,用2114 组成2K8的存储器连线,3、存储器的读、写周期,读周期:读周期与读出时间是两个不同的概念。读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的时间,它总是大于或等于读出时间。写周期:要实现写操作,要求片选和写命令信号都为低,并且信号与信号相“与”的宽度至少应为tW。,4主存储器组成实例,采用W4006AF构成的80386主存储器,7.3 新型存储器,7.3.1 闪速存储器 7.3
13、.2 双端口存储器7.3.3 多模块交叉存储器7.3.4 相联存储器7.3.5 几种新型存储器简介,1什么是闪速存储器?,闪速存储器(Flash Memory)是1983年由Intel公司首先推出的,其商品化于1988年。闪速存储器是一种高密度、非易失性的读/写半导体存储器,它突破了传统的存储器体系,改善了现有存储器的特性,因而是一种全新的存储器技术。,就其本质而言,Flash存储器属于E2PROM类型,在不加电的情况下能长期保持存储的信息。F1ash存储器之所以被称为闪速存储器,是因为用电擦除且能通过公共源极或公共衬底加高压实现擦除整个存储矩阵或部分存储矩阵,速度很快,与E2PROM擦除一个
14、地址(一个字节或16位字)的时间相同。闪速存储器(Flash Memory)是一类非易失性存储器NVM(Non-Volatile Memory)即使在供电电源关闭后仍能保持片内信息;而诸如DRAM、SRAM这类易失性存储器,当供电电源关闭时片内信息随即丢失。,Flash与传统存储技术的主要特性比较,2闪速存储器的工作原理,除了指令寄存器在内的控制和定时逻辑,闪速存储器的逻辑结构与一般半导体存储器的结构相似。闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。,Flash存储器既有MROM和RAM两者的性能,又有MROM、DRAM一样的高密度、低成本和小体积。它是目前惟一具有大容
15、量、非易失性、低价格、可在线改写和较高速度几个特性共存的存储器。同DRAM比较,F1ash存储器有两个缺点:可擦写次数有限和速度较慢。所以从目前看,它还无望取代DRAM,但它是一种理想的文件存储介质,特别适用于在线编程的大容量、高密度存储领域。,由于Flash存储器的独特优点,在一些较新的主板上采用Flash ROM BIOS,会使得BIOS升级非常方便,在Pentium 微机中已把BIOS系统驻留在Flash存储器中。Flash存储器亦可用做固态大容量存储器。由于Flash Memory集成度不断提高,价格降低,使其在便携机上取代小容量硬盘已成为可能。,3 闪速存储器与CPU的连接,容量不同
16、的闪速存储器芯片,其差别主要体现在芯片外部地址线的数目上。但由于闪速存储器的高密度特征,使芯片内部在电路结构上基本相同。闪速存储器的这种电路结构特点,大大简化了对存储器系统实施电路更新所需要的接口电路,也简化了存储器和CPU的连接。中间部分是接口电路。三部分通过三组信号线进行连接,其中地址总线和控制总线由CPU发向存储器和接口逻辑,数据总线为双向总线。地址总线的宽度决定了存储器的寻址空间(存储容量),数据总线的宽度决定了存储器的字长。,和依靠DRAM/后援磁盘来实现的存储器系统相比,闪速存储器能提供高性能、低功耗、高可靠性以及瞬时启动能力,因而有可能使现有的存储器体系结构发生一次革命性的变化。
17、由于Flash存储器的独特优点,在一些较新的主板上采用Flash ROM BIOS,会使得BIOS升级非常方便,在Pentium 微机中已把BIOS系统驻留在Flash存储器中。Flash存储器亦可用做固态大容量存储器。由于Flash Memory集成度不断提高,价格降低,使其在便携机上取代小容量硬盘已成为可能。,加速CPU和存储器之间有效传输的特殊措施,7.3.2 双端口存储器,1双端口存储器的逻辑结构 2无冲突读写控制 3有冲突的读写控制,1双端口存储器的逻辑结构,双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,是一种高速工作的存储器。它提供了两个相互独立的端口,即左端口右端口
18、。它们分别具有各自的地址线、数据线和控制线,可以对存储器中任何位置上的数据进行独立的存取操作。,2无冲突读写控制,当两个端口的地址不相同时,在两个端口上进行读写操作,一定不会发生冲突。当任一端口被选中驱动时,就可对整个存储器进行存取,每一个端口都有自己的片选控制和输出驱动控制。,3有冲突的读写控制,当两个端口同时存取存储器同一存储单元时,便发生读写冲突。为解决此问题,特设置了BUSY标志。由片上的判断逻辑决定对哪个端口优先进行读写操作,而暂时关闭另一个被延迟的端口。,7.3.3多模块交叉存储器,1存储器的模块化组织,2多模块交叉存储器的基本结构,图7-31 四模块交叉存储器结构框图 图7-32
19、 流水线方式存取示意图,7.3.4 相联存储器,1.相联存储器的基本原理,2.相联存储器的组成,7.3.5 几种新型存储器简介,1同步动态存储器SDRAM(Synchronous DRAM)2双数据传输率同步动态随机存储器DDR DRAM(Double Data Rate DRAM)接口动态随机存储器DRDRAM(Direct Rambus DRAM)4带高速缓存动态随机存储器CDRAM(Cached DRAM)5虚拟通道存储器VCM(Virtual Channel Memory)6快速循环动态存储器FCRAM(Fast Cycle RAM),7.4 高速缓冲存储器,7.4.1 高速缓冲存储器
20、组织7.4.2 高速缓冲存储器调度与替换,7.4.1 高速缓冲存储器组织,1 问题的提出 计算机系统中的内部存储器通常采用动态RAM构成,具有价格低,容量大的特点,但由于动态RAM采用MOS管电容的充放电原理来表示与存储信息,其存取速度相对于CPU的信息处理速度来说较低。这就导致了两者速度的不匹配,也就是说,慢速的存储器限制了高速CPU的性能,影响了计算机系统的运行速度,并限制了计算机性能的进一步发挥和提高。,2 存储器访问的局部性 利用这一原理,只要将CPU近期要用到的程序和数据提前从主存送到Cache,就可以做到CPU在一定时间内只访问Cache。一般Cache采用高速的SRAM制作,其价
21、格比主存贵,但因其容量远小于主存,因此能较好地解决速度和价格的矛盾。,3 Cache-主存存储结构及其实现,图7-33 主存-Cache层次示意图,Cache存储系统基本结构,4、Cache-主存存储结构的命中率,命中率指CPU所要访问的信息在Cache中的比率,相应地将所要访问的信息不在Cache中的比率称为失效率。Cache的命中率除了与Cache的容量有关外,还与地址映象的方式有关。目前,Cache存储器容量主要有256KB和512KB等。这些大容量的Cache存储器,使CPU访问Cache的命中率高达90至99,大大提高了CPU访问数据的速度,提高了系统的性能。,5、两级Cache-主
22、存存储结构,CPU内部的Cache与主机板上的Cache就形成两级Cache结构。CPU工作时,首先在第一级Cache(微处理器内的Cache)中查找数据,如果找不到,则在第二级Cache(主机板上的Cache)中查找,若数据在第二级Cache中,Cache控制器在传输据的同时,修改第一级Cache;如果数据既不在第一级Cache也不在第二级Cache中,Cache控制器则从主存中获取数据,同时将数据提供给CPU并修改两级Cache。两级Cache结构,提高了命中率,加快了处理速度,使CPU对Cache的操作命中率高达98以上。,7.4.2 高速缓冲存储器调度与替换,1 Cache的基本操作2
23、 地址映象及其方式3 替换策略4PIII中采用的Cache技术,1 Cache的基本操作,(1)读操作当CPU发出读操作命令时,要根据它产生的主存地址分两种情形:一种是需要的数据已在Cache存储器中,那么只需直接访问Cache存储器,从对应单元中读取信息到数据总线;另一种是所需要的数据尚未装入Cache存储器,CPU在从主存读取信息的同时,由Cache替换部件把该地址所在的那块存储内容从主存拷贝到Cache中。Cache存储器中保存的字块是主存相应字块的副本。,(2)写操作当CPU发出写操作命令时,也要根据它产生的主存地址分两种情形:1)命中时,不但要把新的内容写入Cache存储器中,必须同
24、时写入主存,使主存和Cache内容同时修改,保证主存和副本内容一致,这种方法称写直达法或称通过式写(Write-through,简称通写法)。2)未命中时,许多微机系统只向主存写入信息,而不必同时把这个地址单元所在的主存中的整块内容调入Cache存储器。,CPU对cache的写入更改了cache的内容。可选用写操作策略使cache内容和主存内容保持一致。1)写回法当CPU写cache命中时,只修改cache的内容,而不立即写入主存;只有当此行被换出时才写回主存。这种方法减少了访问主存的次数,但是存在不一致性的隐患。实现这种方法时,每个cache行必须配置一个修改位,以反映此行是否被CPU修改过
25、。2)全写法当写cache命中时,cache与主存同时发生写修改,因而较好地维护了cache与主存的内容的一致性。当写cache未命中时,直接向主存进行写入。cache中每行无需设置一个修改位以及相应的判断逻辑。缺点是降低了cache的功效。3)写一次法基于写回法并结合全写法的写策略,写命中与写未命中的处理方法与写回法基本相同,只是第一次写命中时要同时写入主存。这便于维护系统全部cache的一致性。,2 地址映象及其方式,主存与Cache之间的信息交换,是以数据块的形式来进行的,为了把信息从主存调入Cache,必须应用某种函数把主存块映象到Cache块,称作地址映象。当信息按这种映象关系装入C
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 存储器 系统
链接地址:https://www.31ppt.com/p-5365583.html