数据选择器.ppt

《数据选择器.ppt》由会员分享，可在线阅读，更多相关《数据选择器.ppt（37页珍藏版）》请在三一办公上搜索。

1、1,主要要求：,数据选择器和数据分配器,3.2.4 数据选择器,地址码,二、输出表达式,三、逻辑电路图,D2,0 0,0 1,1 0,1 1,D0,D1,D3,数据选择器（Multiplexer，简称MUX）又名多路转换器。其功能是从一组数据中选则某个数据输出,一、真值表,1,Y,&,A1,A0,D3,D2,D1,D0,（以四选一数据选择器为例）,四、逻辑符号（附加控制端）,Y=,D0,D1,D2,+A1A0,D3,3,多路输入,地址码输入,Y=D1,D1,为了对4个数据源进行选择，使用两位地址码AB分别产生4个地址信号。数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N=2n,一路

2、输出,4,MUX为选择器总限定符号,逻辑符号,Y=m0 D0+m1 D1+m2 D2+m3 D3,5,Y=10D0+11D1+00D2+01D3=D1,D1,双4选1数据选择器,6,（2）八选一数据选择器74LS151,7,74LS151的真值表（功能表）,Y=m0 D0+m1 D1+m2 D2+m3 D3+m4 D4+m5 D5+m6 D6+m7 D7,注意变量高低位顺序！,8,2.数据选择器的应用,（1）数据选择器通道的扩展,例3-12 用两块四选一数据选择器实现八选一功能。,利用使能端作为其最高位（第三位）的地址。,9,Y=1Y+2Y 有：,显然：实现了八选一的功能。,10,（2）实现组

3、合逻辑函数,数据选择器的另一用途是代替小规模集成电路实现组合逻辑函数。一般数据选择器可实现函数的变量数大于地址变量数、小于地址变量数、等于地址变量数的逻辑函数。,例3-13 用四选一（74LS153）实现下列函数。,解：函数变量数大于地址变量数，整理后得,与四选一数据选择器输出函数Y的表达式相比较,11,比较：,可见，当函数的变量数大于地址变量数时，只需将函数各项最低位的变量分离出来，并将其与数据选择器对应的数据输入端相连即可。,12,将上例函数用八选一数据选择器实现。,=m（0,3,5,6,7）,解:(1)首先将函数写为最小项与或表达式,(2)Y为三变量函数,MUX地址输入端为三个,所以选八

4、选一MUX芯片,如74LS151。,根据最小项表达式将数据输入端作下列赋值:D0=D3=D5=D6=D7=1 D1=D2=D4=0,(3)与八选一数据选择器输出Y的表达式比较,函数变量数等于地址数,13,D0=D3=D5=D6=D7=1D1=D2=D4=0,函数 m（0,3,5,6,7）也可以用四选一芯片来实现。,电路连接如图,可见,当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，直接将逻辑函数输入变量有序地与数据选择器的地址输入端连接即可。,若函数的变量数小于地址变量数，应如何处理多余的数据选择器的地址输入端？,14,(1)将给定函数化为最小项与或表达式。(2)以最小项因子作MUX

5、的地址输入端,并由此确定MUX的规模。地址输入端个数应与函数自变量数相等。(3)将与或函数式中已存在的最小项 mi 相对应的数据输入端 Di 赋值为1,将与或函数式不存在的最小项相应数据输入端赋值为0。,对于一个组合逻辑函数,可以根据它的最小项表达式借助于MUX来实现它，当函数变量数等于地址输入变量数时，方法如下:,而当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，应分离出多余的变量用数据输入端Di 代替（即将数据输入Di 视为另一个输入变量），数据端的值可以是 0 或 1，也可以是被分离出的这个变量的原变量或反变量。,15,例 3-14 实现函数：,解：首先将要实现的函数化成最小项表

6、达式。即：,与八选一数据选择器输出Y的表达式比较,16,设A，B，C分别加在地址端A2、A1、A0，则根据八选一数据选择器输出的表达式，可列出一个对照表。,比较两式,17,例3-15 已知组合电路如图所示，它是由双四选一数据选择器组成。试写出它的输出F1、F2的函数式。,解：根据四选一数据输出表达式可知：,18,（3）分时多路传送,用一条传输线传送多路信息，可以采用分时传送的方法。例如传送4 路信息A，B，C，D，可以将它们分别加到四选一数据选择器输入端D0D3；地址输入A0加时钟信号C0，A1加2分频时钟信号C1。这样在输出端F将分时得到信息A，B，C，D，如图所示。,19,在数字系统中，常

7、常需要一些周期性的不规则的序列信号作为控制信号。例如要重复产生01011100序列信号，参照上例，可以用八选一数据选择器产生。,方法：把序列信号01011100分别加在数据选择器的D0 D7端；地址输入A0A2分别加时钟信号、二分频时钟信号、四分频时钟信号，则在数据选择器的输出端 Y 便可得到序列信号01011100,20,21,16位并行输入数据D0D15。当选择输入 A3A2A1A0 的二进制数码依次由0000递增至1111，16个通道的并行数据便依次传送到输出端，转换成了串行数据。,用于数据传输：将多位数据并行输入转化为串行输出。,22,在多路信号的传输中，有时将数据选择器和数据分配器结

8、合应用，以达到减少传输线数量的目的。,在一条线上传输多路信号,23,数据分配器：根据地址码的要求，将一路数据分配到 多个输出端中的选定通道上去的电路。,Demultiplexer，简称 DMUX,一路输入,多路输出,地址码输入,Y1=D,D,它的功能和数据选择器相反，其作用类似于一个单刀多掷开关。,3.2.3 数据分配器,24,“1线-4线”数据分配器,设D为输入的数据，输入选择控制信号（地址码）为A1 A0，4个输出端为Y3Y0。当 A1A0=00 时选中输出端Y0，即 Y0=D;,如果输入 D 恒为 1，,电路即为译码器。,1线-4线数据分配器功能表,25,例如可用带使能端的3线-8线译码

9、器74LS138改作1线-8线数据分配器,可得数据的原码或反码输出两种选择。,可见,根据地址码A1、A0的不同组合,输入D被分配到了相应的输出端。如果D恒为1，则数据分配器电路即为译码器。数据分配器就是带使能端的二进制译码器。,因此,译码器可以改作数据分配器。只要将译码输入A1、A0改作地址输入,将使能端EN改作数据输入D即可。,DMUX为数据分配器的总限定符号，表示该电路作数据分配器使用。,26,mi 与地址码对应的最小项。,D,D,1 D,D,27,28,29,在一些数字系统，特别是计算机中经常需要比较两个数值的大小或者比较两个数值是否相等。完成这一功能所设计的逻辑电路称为数值比较器。,两

10、个一位数A和B相比较时有三种情况：,（3）A=B：只有 A=B=0 或A=B=1时，YA=B=AB，所以可用同或门或者异或非门来实现。,3.2.6 数值比较器,条件成立，Y=1；条件不成立，Y=0。,30,如果要比较两个多位二进制数A和B,则必须自高而低逐位比较。当高位不相等时，无需比较低位，两个数的比较结果就是高位比较的结果。当高位相等时，两数的比较结果由次低位比较的结果决定，依次类推。,由逻辑表达式画出逻辑图：,31,对两个4位二进制数A=A3A2A1A0，B=B3B2B1B0进行比较,其结果有三种可能：即AB,AB,A=B,分别用PAB、PAB、PA=B表示。比较时先对高位进行比较：,3

11、2,逻辑符号：,A3A2A1A0与B3B2B1B0是两个四位二进制比较数输入；PAB、PA=B、PAB是比较器输出；AB、A=B、AB是低位比较器比较的结果，称为级联输入。当A3A2A1A0=B3B2B1B0，比较的最后结果由级联输入定。如果只有四位数比较，没有更低位，则图中级联输入 A=B 接“1”。AB、AB 接“0”。,33,例：用两个数值比较器比较两个8位数的大小。,低位片的级联 A=B 接“1”。AB、AB 接“0”高位片的级联 AB 接低位片的 PQ，高位片的级联 AB 接低位片的 PQ高位片的级联 A=B 接低位片的 P=Q,34,输入两个8位数码同时加到比较器的输入端，先比较高

12、四位，当高四位都相等时，再比较低四位。低四位的比较结果作为高4位的条件，比较的结果由高4位数值比较器的输出端输出。,作业：3-2、3-5、3-9,35,本 章 小 结,组合逻辑电路是一种应用很广的逻辑电路。本章介绍了组合逻辑电路的分析和设计方法，还介绍了几种常用的中规模（MSI）组合逻辑电路器件。本章总结出了采用集成门电路构成组合逻辑电路的分析和设计的一般方法，只要掌握这些方法，就可以分析任何一种给定电路的功能，也可以根据给定的功能要求设计出相应的组合逻辑电路。,本章介绍了加法器、编码器、译码器、数据选择器和数值比较器等MSI组合逻辑电路器件的功能，并讨论了利用译码器、数据选择器和加法器实现组

13、合逻辑函数的方法。,36,对于MSI组合逻辑电路，主要应熟悉电路的逻辑功能。介绍其内部电路只是帮助理解器件的逻辑功能。只有熟悉MSI组合逻辑电路的功能，才能正确应用好电路。,组合逻辑电路的设计过程,在用SSI实现组合逻辑电路时，化简逻辑表达式具有十分重要的意义，因为表达式化简得恰当与否，将决定能否得到最经济的逻辑电路。而用MSI构成组合逻辑电路时，则实现的均是标准与或式或者标准与非与非式，因此化简的重要性就不那么突出了。,37,用译码器和数据选择器两种器件都可以实现组合逻辑函数。但译码器适用于多输出组合电路，数据选择器适用于多输入变量的组合电路。用数据选择器实现组合逻辑函数时不需要附加门电路，是其主要优点，但若要构成具有多个输出信号的组合电路，就不如用译码器了。当逻辑函数的输入变量多于地址输入端时，用译码器实现函数可将多余输入变量加至使能端；用数选器实现函数则应将多余输入变量反映到数据输入端。,在许多情况下，直接用MSI构成组合逻辑电路，不仅省时、省钱、省工，而且连线少、体积小、可靠性也高，常常可以取得事半功倍的效果。使用较多的MSI是数据选择器和二进制译码器，在某些特殊条件下使用全加器等则会更好。,