时序逻辑电路分析与设计(III).ppt

《时序逻辑电路分析与设计(III).ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路分析与设计(III).ppt（37页珍藏版）》请在三一办公上搜索。

1、1,时序逻辑电路分析与设计(III),孙卫强,内容提要,时序逻辑电路的分类时序电路的分析方法同步时序电路的分析方法异步时序电路的分析方法常用的时序逻辑电路计数器寄存器和移位寄存器序列脉冲发生器序列信号发生器时序逻辑电路的设计方法同步时序电路设计异步时序电路设计,寄存器(Register),寄存器用来存储数据是对触发器存储功能的扩展每一个bit用一个触发器来存储，最常用的是D触发器将多个触发器按照一定方式连接，可以构成各种结构的寄存器寄存器的存储容量(Storage Capacity)为寄存器所能存储bit的数目，实际也就是寄存器中所包含的触发器的数目,寄存器,简单四位寄存器74LS75,带异步

2、复位的四位寄存器74LS175,带异步复位和输入使能的四位寄存器CC4076,与或门,三态门,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,串行输入/串行输出寄存器,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,0,0,0,0,0,0,0,0,串行输入/串行输出寄存器,第一个时钟周期，第一个输入1进入FF0,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,1,0,0,0,0,0,0,0,1,0,0,0,串行输入/串行输出寄存器,第二个时钟周期，第二个输入0进入FF0，而前一个周期输入的1进入FF1,例：DI输入1011，并且寄存器初

3、始状态为所有触发器都在reset状态,0,1,0,0,0,0,0,0,1,0,0,0,0,1,0,0,串行输入/串行输出寄存器,第三个时钟周期，第三个输入1进入FF0，后级继续往右移,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,1,0,1,0,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,串行输入/串行输出寄存器,第四个时钟周期，第四个输入1进入FF0，后级继续往右移，并从Do输出1,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,1,1,0,1,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,1,1,0,1

4、,串行输入/串行输出寄存器,第1个时钟周期,第2个时钟周期,第3个时钟周期,第4个时钟周期,Q0,Q1,Q2,Q3,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,1,1,0,1,串行输入/并行输出寄存器,Q0,Q1,Q2,Q3,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,1,1,0,1,第1个时钟周期,第2个时钟周期,第3个时钟周期,第4个时钟周期,如果DI端输入1011，那么FF0-FF3中的存储的内容为：,这个电路有何作用？,可以实现串并转换！,寄存器中的初始值：,8位串行输入/并行输出寄存器74HC164,移位寄存器,在时钟信号作用下，可以将数据向左

5、或者向右移位,8位并行输入/串行输出寄存器74HC165,D0D7：异步并行输入Ds：串行输入CE：芯片使能,Chip EnablePL：并行输入使能,Parallel Load,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,四位并行输入/并行输出移位寄存器(74HC195),PE:Parallel EnableMR:Master Reset,与或逻辑,与或逻辑,加法/减法计数器,由,输入来控制计数器向上/向下计数，即加法/减法计数。,四位并行输入/并行输出移位寄存器(74HC195),PE:Parallel EnableMR:Master Reset,与或逻辑,四位并行输入/并行

6、输出移位寄存器(74HC195),PE:Parallel EnableMR:Master Reset,当PE=0时，并行输入功能使能,1,1,1,1,0,四位并行输入/并行输出移位寄存器(74HC195),PE:Parallel EnableMR:Master Reset,当PE=1时，串行输入/移位使能,D=JQ+KQ,1,0,1,四位并行输入/并行输出移位寄存器(74HC195),PE:Parallel EnableMR:Master Reset,当PE=1时，串行输入/移位使能,1,0,1,1,1,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,双向万能移位寄存器74LS194

7、,G1,G2,G3,G4,S1,S0,D0,G1=s0s1DSR,G2=s0s1D0,G3=s0s1Q1,G4=s0s1Q0,D1,D2,D3,DSR,DSL,Q0,Q1,Q2,Q3,双向万能移位寄存器74LS194,S0,S1:工作模式选择S1S000，保持S1S001，右移S1S010，左移S1S011，并行输入CLEAR:清零，低电平时所有触发器复位DSR：右移串行输入DSL：左移串行输入,双向万能移位寄存器74LS194的级联,d0,d1,d2,d3,0,1,74LS194的应用举例,红框中的部分是由74194构成的8bit移位寄存器,74LS194的应用举例,红框中的部分是由两片4位

8、加法器构成的8位加法器,74LS194的应用举例,第一个时钟周期:S1S0=11，数据被装载,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=M+N,S1S000，保持S1S001，右移S1S010，左移S1S011，并行输入,74LS194的应用举例,第二个时钟周期:S1S0=01，数据M,N右移,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=2M+2N,S1S000，保持S1S001，右移S1S010，左移S1S011，并行输入,74LS194的应用举例,第三个时钟周期:S1S0=01，数据M,N右移,m

9、0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=4M+2N,S1S000，保持S1S001，右移S1S010，左移S1S011，并行输入,74LS194的应用举例,第四个时钟周期:S1S0=01，数据M,N右移,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=8M+2N,S1S000，保持S1S001，右移S1S010，左移S1S011，并行输入,移位寄存器的逻辑符号,8bit串进/串出移位寄存器,SRG8:8bit Shift Register,4bit串进/并出移位寄存器,8bit串进/并出移位寄存器74HC

10、164,8bit并进并行装载移位寄存器74HC165,移位寄存器的逻辑符号,4bit并行访问移位寄存器74LS195A,4bit双向万能移位寄存器74HC194,(Parallel Access),(Bidirectional Universal),移位寄存器的应用,(1)移位寄存器用来产生延时(Delay),数据经过移存器后经过8个时钟周期出现在Q7输出端口,如果输入时钟是1MHz：,那么Q7的输出比输入延迟了810-6s，即8us,移位寄存器的应用,(2)用移位寄存器实现串并转换电路（简化的示意图）,从数据中恢复出时钟信号,每8个时钟周期输出移位寄存器的并行输出数据变化一次。,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,