5.4节主从触发器及时序电路的思路.ppt

《5.4节主从触发器及时序电路的思路.ppt》由会员分享，可在线阅读，更多相关《5.4节主从触发器及时序电路的思路.ppt（36页珍藏版）》请在三一办公上搜索。

1、记忆:从时序上来说,就是把某时刻出现的信息存储保留到该时刻之后,该时刻结束了，但该时刻的信息没有消失,从而该时刻之后可用到该时刻的信息-某时刻的信息被保持至该时刻之后。某时刻信息决定该时刻之后的历史,不能决定该时刻的历史，因为某时刻的历史不含该时刻产生的信息，只含该时刻之前的信息。,我们想要的记忆单元,1.一个CP脉冲周期只刷新(触发)一次，受CP脉冲控制，与CP同步，否则为异步。这就像走队列听教官口哨节拍一个节拍一个动作，刷新指替换，用新数据替换旧数据，替换后与旧的一样，就是用同样的数据替换原来的数据，也可能与旧的不样，所以一个周期只能一个时刻有效触发（比如上升沿或是下降沿），若有两个时刻，

2、那就刷新两次了。所以，一个CP周期输出至多变化一次或是保持原来的状态。-类似动态RAM的刷新。*有效时刻就是刷新时刻就是触发时刻就是自变量对因变量控制的时刻（Y=f（X）：就是用有效时刻的信息（更新源）去更新输出状态。,2.有效时刻（比如上升沿或是下降沿）略前的信息决定该有效时刻略后至下一个有效时刻略后一个周期内的输出状态。每个周期都如此，一个时刻的信息决定一个时间段信息，除了有效时刻其他时刻信息不能决定输出状态。所以输出状态总是反映过去的信息-是历史，为记忆功能。为了达到记忆过去信息，锁存器的KEEP功能（即保持过去的信息）可以利用。所以所有记忆单元都含锁存器（看书可发现）。,3.输出状态总

3、是反映过去的信息历史，记忆单元就是记住过去的信息。历史是要更新的，因为有新信息出现，例如数苹果。满足以上3个条件的记忆单元就是我们要找的记忆单元-只有边沿触发器满足。,锁存器：,电平触发器：,主从触发器：,边沿触发器：,不停触发（激励每时刻都控制着输出），触发区间无穷大，且输出不都反映过去信息，除了KEEP功能时间下，且不受CP控制。但其KEEP功能是记忆核心功能，所以任何触发器都含它。一个CP周期内多次刷新。,时段触发（激励在有效时段内控制着输出），触发区间与锁存器想比压缩了，且输出不都反映过去信息，除了KEEP功能时间下，受CP控制。一个CP周期内多次刷新-在有效电平期间。,（脉冲触发器）

4、时刻触发（激励在有效时刻控制着输出），触发区间压缩到一个时刻，输出反映过去信息，但不都反映有效时刻信息，受CP控制，一个CP周期内一次刷新-总发生在有效时刻。,时刻触发（激励在有效时刻控制着输出），触发区间压缩到一个时刻，输出反映过去信息，都反映有效时刻信息，受CP控制，一个CP周期内一次刷新-总发生在有效时刻。就是我们要找的，第六章都是用这样的记忆单元。,课本按逐步逼近目的记忆单元的顺序编写,Qn+1,Qn+1;Qn,Qn+1;Qn,Qn+1;Qn,从Qn转至Qn+1 需要有效触发时刻（有效边沿）、Qn、激励信号（称驱动信号），激励信号决定Qn+1（写1刷新为1，写0，反转，或保持）。在有效

5、时刻刷新（触发），Q从Qn转至Qn+1，一个CP周期刷新一次。,Qn,有效时刻下的状态是原态，因为有效时刻次态未产生，状态只能是原态。激励在前状态在后-略后。,放大后的有效时刻前后（边沿触发器）,上升沿或者下降沿期间：用此刻的信息（更新源）更新（开始刷墙了）输出态：有效时刻一到（有效时刻前）触发器开始一系列动作-从输入端到输出端的各内部电路，输出端是最后变化的（好比最后一道工序），只有输出端变化完成了更新才算完成，次态才出现，需要一个过程（更新时间区间，一个时刻点不够，只是很短看成一个点），所以次态出现在有效时刻略后,有效时刻略前,有效时刻略前,原态,次态,次态出现在有效时刻之后：因为更新过程

6、未结束，新的状态没有产生，所以更新期间（过程）下的状态为原态。,由于次态要反映过去的信息（这里指有效时刻的信息），所以次态前的信息（这里指有效时刻的信息在次态前）-即有效时刻下（略前至略后的时间里）的电路任何节点信息都可以作更新源，不管是输入还是输出节点。比如：原态就可用作更新源(通过原态控制激励同一时间下用组合电路实现，激励控制次态)，次态未出现之前是原态。原新态时间间隔为0S。,好比刷新墙面。,更新源（更新用的信息-刷墙用的油漆）在有效时刻略前就应该出现了，好比刷墙前要买好油漆做好准备，且一直到有效时刻略后这段时间里保持不变，更新（刷墙）动作开始，到次态出现（刷墙结束），期间油漆不能不够用

7、（信号不变），这样才能顺利完成更新（原态转新态），所以有略前激励决定略后输出状态。,激励信号：触发器输入端信号,略前到略后应不变。,学习时序电路的基本要求,1、每个信号（变量）出现在什么时刻，持续多久。2、谁控制谁：哪些是自变量，哪些是因变量，控制关系如何即函数映射关系f。3、随时间变化，变量是自变量还是因变量角色可能变化，函数映射关系f也可能变化，自变量和因变量的个数（维数）也可能改变，所以要认真思考。4、时间前后关系：是当前信息决定当前输出呢，还是之前的信息决定当前输出。,*不同有效触发时刻波形,CP,R,S,Q两个有效时刻,Q下降沿有效,主触发从保持,Q锁存器每个时刻有效,1T,有效时刻

8、时，X与Y 函数关系成（触发），其它时刻没有关系，Y保持，其关系受CP控制,5.4.2主从J-K触发器主触发器的一次翻转现象,5.4.3主从J-K触发器集成单元,5.4.1主从触发器基本原理,5.4.4集成主从J-K触发器的脉冲工作特性,5.4 主从触发器,图5-4-1 主从R-S触发器,主从R-S触发器电路结构,G5,G6,Q主,Q主,G7,G8,R,S,CP,G1,G2,Q,Q,G3,G4,G9,由两个电位触发方式的钟控触发器级联而成，分别称为主触发器和从触发器。主触发器的输出是从触发器的输入，分别受互补的时钟脉冲控制。,5.4.1主从触发器基本原理,主从R-S触发器工作原理,当CP1时，

9、主触发器打开并接收输入信号，而从触发器被封锁，因此触发器状态保持不变。这一阶段称为准备阶段。在CP由负跳变至时刻（CP的下降沿），主触发器被封锁，状态保持不变；从触发器打开，根据这一时刻主触发器的状态发生相应变化。当CP后，主触发器仍被封锁，不再接收输入信号，因此也不会引起触发器状态发生两次以上的翻转。,由以上分析可见：主从R-S触发器状态的转移发生在CP信号的下降沿，其逻辑功能与钟控R-S触发器一致：,逻辑图,主从R-S触发器工作波形,CP,R,S,Q主,Q,由前定后-历史,主触发从保持,从触发主保持（半个CP周期）,主保持：保持离下降沿前且最近写入的信息，反映之前信息。从触发：即把主保持的

10、信息（离下降沿前且最近写入的信息）移到（写到）Q端，,主触发从保持,信息被保留了一个CP周期,主保持：保持离下降沿前且最近写入的信息，反映之前信息。从触发：即把主保持的信息（离下降沿前且最近写入的信息）移到（写到）Q端，所以写入的也是之前的信息，接着，从触发又保持写入的信息半个CP周期，通过主保持（同时移入从）半个CP周期+从保持（保持主保持的信息）半个CP周期=1个CP周期【离下降沿前且最近的（即某时刻）信息在下降沿后（即某时刻后）被保持-记住了一个CP周期】。利用两级KEEP功能（保持半个周期）“接力”实现保持（记住）1个周期。,主从R-S触发器工作波形,CP,R,S,Q主,Q,主从R-S

11、触发器工作波形-不是有效时刻决定的输出，不满足要求,主写0,主保持0,主写1,主保持1,主触发从保持,从触发主保持（半个CP周期）,主保持：保持离下降沿前且最近写入的信息，反映之前信息。从触发：即把主保持的信息（离下降沿前且最近写入的信息）移到（写到）Q端，,主触发从保持,主从J-K触发器,图5-4-3 主从J-K触发器,&,&,G5,G6,Q主,Q主,&,&,G7,G8,K,J,CP,&,&,G1,G2,Q,Q,&,&,G3,G4,1,G9,与主从R-S触发器对比可知：主从J-K触发器消除了对输入信号的约束条件，在CP信号的下降沿触发，功能与钟控J-K触发器一致。,在CP=1期间，主触发器的

12、状态转移方程为：,若在CP由0变1或CP=1期间，主触发器状态发生翻转，即：,这说明主触发器状态将一直保持不变，不再随输入信号的变化而变化。这就是主触发器的一次翻转现象。,现象描述,5.4.2主从J-K触发器主触发器的一次翻转现象,逻辑图,对触发器的影响,由于主触发器发生一次翻转后，不能及时反映输入信号的后续变化；而从触发器的状态在CP下降沿到来时与主触发器的状态相同，因此，将使得从触发器的状态与输入信号之间的关系与主从J-K触发器状态方程描述的结果不一致。,图5-4-5 集成主从J-K触发器,K,J,CP,&,&,A,Q,Q,&,&,&,&,RD,SD,B,D,C,Q主,F,G,H,E,Q主

13、,T1,T2,Q,Q,电路结构,5.4.3主从J-K触发器集成单元,直接置0端,直接置1端,逻辑符号及功能说明,Q,&,K,&,J,Q,SD,RD,CP,图5-4-5 J-K触发器逻辑符号,CP端的小圆圈表示CP下降沿时触发器状态翻转。直接置0端和直接置1端的小圆圈表示低电平或负脉冲有效。,脉冲工作特性：触发器正常工作时，对时钟信号及输入信号的要求。,时钟CP由0变1及CP=1的准备阶段，要完成主触发器状态的正确转移。因此要求：,(1)在CP上升沿到达时，J、K信号已处于稳定状态，并且在CP=1期间，J、K信号不发生变化；,(2)主触发器状态发生变化从CP上升沿开始至最后稳定，需经历两级与或非

14、门的延迟时间。若一级与或非门的延迟时间为1.4tpd（tpd为与非门的平均延迟时间），则要求CP=1持续期为：,5.4.4集成主从J-K触发器的脉冲工作特性,CP由1变0时，从触发器接受主触发器的状态。,设三极管T1和T2开关的延迟时间为0.5tpd，则从CP由1变0直到触发器状态转移完成，需2.5tpd时间，这就要求CP=0的持续时间满足：,触发器的工作频率：时钟信号的最高工作频率为,主从J-K触发器主触发器有一次翻转特性，为了提高抗干扰能力，在满足对tCPH要求的条件下，尽可能使CP=1的持续时间缩短，采用窄脉冲触发。,主从J-K触发器是一种脉冲触发方式，由脉冲的下降沿触发，有时将触发器的

15、状态方程写成：,主从触发器小结,主从触发器由主触发器和从触发器两部分级联而成，分别受两个互补的时钟信号控制。,主触发器和从触发器在时钟信号的驱动下，交替工作；状态的转移发生在时钟信号的下降沿。,主从触发器和相同类型的钟控触发器具有相同的状态方程，但触发方式和时机不同。,主从J-K触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰能力较弱。,图5-4-1 主从 R-S 触发器,图5-4-2 主从 J-K 触发器,G5,G6,Q主,Q主,G7,G8,K,J,CP,G1,G2,Q,Q,G3,G4,G9,时序电路,特征：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关，或者说与以前的输

16、入有关，原态就是现态。就意味着要把过去的输入情况保存记忆到该时刻下（由触发器来完成），该时刻才能用得上过去的输入信息，现态体现了对过去积累沉淀的过程，比如这句话：都是过去的学习和现在的机遇才有今日的成就。触发器的状态总是反映过去的输入情况对过去输入的统计信息、耗时信息等等。,n n+1,Qn+1;Qn,Q1+1;Qn,Qn+1;Qn,Qn+1;Qn,有效时刻（边沿）,Q1,EXT INPUT n+1,EXT INPUT 2,EXT INPUT n,EXT INPUT。,EXT INPUT 1,CP CP外输入X触发器 状态Q时间t 0,时间动车，假设自己在车上。往窗外看,。,Qn+1;Qn,同

17、步数据指与CP同步，有效沿后出现，到下个有效沿结束，世界事件从出现到结束是有个过程的。事件的历史在结束时就应该出现。触发器状态也是与CP同步。触发器完成保持工作-它把有效时刻的激励信号保持到有效时刻之后一个周期，所以只要把有效时刻与事件最后（结束）时刻对齐，让激励信号映射事件和现态之前的信息（同一时刻用组合电路），触发器就可以把事件和现态在事件结束之后保存下来，给下个节拍使用。,时间动车向前开（时间不断流逝），看到更多事件（外输入数据）同时，更多事件（数据）成为过去，积累更多的历史，有用数据/单节拍越多则过去相同的时间积累的历史越多，历史是从零开始积累的，初始没有历史（历史为0），但触发器有初

18、始状态，让初始状态代表没有用的历史状态（等价为0历史）即可。之后不断积累更新。,每个节拍下要完成两个工作,1、根据现输入（即外输入此节拍下发生的新事件）和现态（过去输入信息）确定现输出（此刻行为）。Yn=f（Xn-1，Xn）通过Yn=f（Qn，Xn）来实现-组合电路，因为 Qn保存过去的输入信息。,2、做好该节拍下信息（此节拍下历史代表该节拍之前的输入和此节拍下的输入两部分）的保存准备工作。以便在事件结束后的下个节拍保存有该节拍信息Qn+1体现，即保存到后面以供使用。触发器用来完成保持工作-它把有效时刻的激励信号保持到有效时刻之后一个周期，所以只要把有效时刻与现输入(也是现态)最后（结束）时刻

19、对齐，让激励信号映射该节拍下的输入和现态之前的输入（同一时刻用组合电路实现映射），触发器就可以把事件和现态在事件结束之后保存下来(既Qn+1映射激励信号Zn，而Zn映射了该节拍下信息，从把该节拍下信息保存到下个节拍，映射为Qn+1，Qn+1在下个节拍)，给下个节拍使用。就是要做好激励信号映射:Zn=f（Qn，Xn）Qn+1=f（Qn，Zn）Qn+1=f（Qn，Xn）,这样就做到了把每个节拍信息保存到下一个节拍,节节如此,信息就可以保存到时间的后面,也就可以用到以前的输入信息了。,历史（触发器状态）特点,1、反映过去，是过去输入信息的映射。2、是不断积累的过程，随时间不断积累更新。3、是有选择性

20、的，是过去重要信息和感兴趣信息的映射，不是什么都保存。4、映射输入（事件)的历史在输入（事件）结束时刻出现。输入数据（事件）没有结束，输入（事件）所映射的历史（触发器状态）是不会出现的，输入（事件）结束时刻，就是所映射的历史出现的时刻。5、没有用的历史情况状态（触发器的某个状态）与历史信息为0是等价的。,对过去有用输入不断积累的过程,总是从历史为0开始的（初始时刻之前没有输入）积累的，随着时间推移，一个个节拍的输入逝去，把已逝去的且对输出有用的输入信息不断保存积累（积攒）下来，那可能积累的最大历史输入信息量是多少呢指上限值？永无止境保存的话那信息量可能无穷大，没有这么大的存储器，只能是有限值，

21、历史从0积累到一个有限的上限值，中间往往需要经历几个历史过程（历史值点-状态），总的历史值点数（状态数）与上限值大小、步进单位（累积单位）值有用输入信息量/节拍有关，若过去的输入没有用都可归为（等价为）过去历史为0的状态。,历史（状态）积累-更新,1、状态总是反映（记忆，保存）过去的输入，而且是有选择的，不重要的就不保存了，第一个节拍下的状态Q1，由于之前没有输入（第一个节拍下输入是第一个输入），只能表示历史为0-即此前没有输入；Q2映射第一个节拍下的输入情况也就是第一位输入数据，Q3映射第二个节拍下的输入情况和状态Q2，Q3=f（Q2，X2），而Q2=f（Q1，X1）只反映第一个节拍的输入，

22、所以Q3反映的是前（过去）两个节拍的且是有用的输入情况。Qn+1反映的是前n个节拍的且是有用的输入情况。,有时Q2=Q1，这是因为Q2所映射的第一个节拍下的输入是不重要的，所以不要保存，相当于第一个节拍的输入跟没输入一样，对第二个节拍而言，过去的信息毫无意义，相当Q1 历史为0，或着过去的输入是没有用的-没有用的历史情况状态（触发器的某个状态）与历史信息为0是等价的。比如：串行序列检测电路，若检测到连续输入为111时（3个1），输出Y0为1。若电路第一节拍输入为0的，则第二节拍下的Q2=Q1都表示过去没有收到有用的输入或者说过去的输入对检测判断没有作用等价历史信息为0的状态。且对这个电路而言，

23、,历史深度(定义为需要考虑过去的几个节拍信息，反映要存储过去几个节拍的输入情况；过去有关的节拍数就为历史深度）=2CP，每个节拍下已经有1bit输（1bit/CP），所以每个节拍下的状态Qn只要保存（反映）该节拍的前两个节拍的输入（前两位）即可，再之前的输入就不要记忆保存了。所以第一、二节拍下的输出必为0，因为第一、二节拍之前的历史不足2bit，历史深度没有达到2CP。第3节拍的历史足2bit，历史深度达到2CP，但第3节拍下的输出未必为1,因为过去两位输入加当前节拍下的一位输入共三位未必满足连续为111。再例如:串行序列检测电路，若检测到输入有3个1时（没有强调连续），输出Y1为1且之后又从

24、0开始计。例如，工厂3个小箱就打包为一个大包的自动装包检测电路。历史深度2节拍。,4 5,Q5：2个连续1,Q2：1个1,Q4：1个1,Q3：0个1,Q1：0个1,1,0,1,1,1,CP CP外输入X触发器 状态Q时间t 0输出Y0 触发器状态输出Y1,0,Q6：2个1,Q5：0个1,Q2：1个1,Q4：2个1,Q3：1个1,Q1：0个1,Q6：1个1,加当前一个1连续3个1,加当前一个1就有3个1,前两个输入10对输出无用等价为0历史,Y0，Y1的状态数,Y0：历史为0个1的状态归纳无用的历史 历史为1个1的状态 历史为连续2个1的状态因为是串行输入，每个节拍过去，只有1bit成为历史，有用历史步进为1bit/CP，有用历史上限值为2bit，从0bit积累到2bit，步进为1bit/CP，0bit先要积累到1bit再积累2bit，就需要3个状态数。Y1：历史为0个1的状态归纳无用的历史 历史为1个1的状态 历史为2个1的状态因为是串行输入，每个节拍过去，只有1bit成为历史，有用历史步进为1bit/CP，有用历史上限值为2bit，从0bit积累到2bit，步进为1bit/CP，0bit先要积累到1bit再积累2bit，也需要3个状态数。,