微型计算机技术课后习题答案.ppt

《微型计算机技术课后习题答案.ppt》由会员分享，可在线阅读，更多相关《微型计算机技术课后习题答案.ppt（37页珍藏版）》请在三一办公上搜索。

1、微型计算机技术,第三版孙德文编著,第1章 微型计算机系统的构成,1.1试述微处理器、微型计算机和微型计算机系统的关系。答：微处理器是指由一片或几片大规模集成电路组成的中央处理 器。微型计算机指以微处理器为基础，配以内存储器以及输入输 出接口电路和相应的辅助电路构成的裸机。微型计算机系统指由微处理器配以相应的外围设备及其它 专用电路、电源、面板、机架以及足够的软件而构成的系统。,1.2什么是单片机?答：把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机。,1.3什么是单板机?答：把微处理器、RAM、ROM以及一些接口电路，加上相应的外设(如键盘、7段显示器等)以及监控程序固件等,安装在

2、一块印刷电路板上所构成的计算机系统。,1.4什么是个人计算机?答：英汉计算机词典中解释为“由微处理器芯片装成的、便于搬动而且不需要维护的计算机系统”。,1.5试从微型计算机的结构说明数据总线、控制总线和地址总线的作用。答：从微型计算机的结构看出，数据总线、控制总线和地址总线是微型计算机中,CPU芯片与内存储器和IO接口电路之间信息传输的公共通路。,(1)数据总线是从微处理器向内存储器、I/O接口传送数据的通路；反之，它也是从内存储器、I/O接口向微处理器传送数据的通路，称为双向总线。(2)地址总线是微处理器向内存储器和I/O接口传送地址信息的通路，是单向总线。(3)控制总线是微处理器向内存储器

3、和I/O接口传送的命令信号，以及外界向微处理器传送状态信号等信息的通路，是双向总线。,第2章 8086微处理器,2.1 试说明标志寄存器中AF和PF的定义和用处。答：标志寄存器中AF（Auxiliary Carry Flag）D4 是辅助进位标志位。如果做加法时低位有进位或做减法时低位有借位，则AF=1，否则AF=0。标志寄存器中PF（Parity Flag）D2 是奇偶标志位。如果操作结果低八位中含有偶数个1，则PF=1，否则PF=0(通信时用于纠错)。,2.2 试说明标志寄存器中DF的的定义和用处。答：标志寄存器中DF（Direction Flag）D10 是方向标志位。在串处理指令中，若

4、DF=0，表示串处理指令地址指针自动增量；DF=1，表示地址指针自动减量。DF位可由指令预置。,2.3 试说明段寄存器的作用。答：8086微处理器中的16位寄存器，用来存放对应的存储段的段基值段起始地址的高16位。通过段寄存器值和指令中给出的16位段内偏移量,可得出存储器操作数的物理地址(20位)。,2.4 试说明8086的引脚信号中M/IO、DT/R、RD、WR、ALE和BHE的作用。答：8086的引脚信号中 M/IO*的作用是，存储器/I/O选择信号(输出)。用于区分当前操作是访问存储器还是访问I/O端口。若该引脚输出高电平，表示访问存储器；若输出低电平，表示访问I/O端口。DT/R*的作

5、用是，数据发送/接收信号（输出）用于指示数据传送的方向，高电平表示CPU发送数据，低电平表示CPU接收数据。该信号常用于数据缓冲器的方向控制。(T)RD*的作用是，读控制信号（三态输出），低电平有效时，表示CPU正从存储器或I/O端口读取信息。WR*的作用是，写控制信号（三态、输出），低电平有效。有效时表示CPU正将信息写入存储器或I/O端口。ALE的作用是，地址锁存允许，高电平有效。有效时表示地址线上的地址信息有效。BHE*的作用是，数据总线高8位输出允许/状态S7信号。在总线周期的T1时刻，为数据总线高8位允许信号BHE，低电平有效，有效时允许高8位数据在D15D8总线上传送。,2.5 什

6、么是双重总线?以AD15AD0引脚说明双重总线的功能是怎样实现的?答：常把分时复用的总线称为双重总线，如某一时刻总线上出现的是地址，另一时刻，总线上出现的是数据或状态(控制)信号。8086CPU的AD15AD0引脚,是地址/数据复用引脚。在总线周期的T1时刻，它们传送地址信息，在总线的T2、T3、TW和T4时刻时，用来传送数据信息。,2.6 试说明8086的最小方式和最大方式的区别.答：8086微处理器有两种工作方式:在最小方式下，由8086提供系统所需要的全部控制 信号，用以构成一个单处理器系统。此时MNMX*线接VCC(高电平)。在最大方式下，系统的总线控制信号由专用总线控制器8288提供

7、，构成一个多处理机或协处理机系统。此时MNMX*线接地。,2.6 8086的读周期时序和写周期时序的区别有哪些?答：读操作与写操作的主要区别为：DT/R*控制信号在读周期中为低电平，在写周期中为高电平；,在读周期中，RD*控制信号在T2T3周期为低电平；WR*信号始终为高电平(无效电平);在写周期中WR*控制信号在T2T3周期为低电平，而RD*信号始终为高电平(无效电平)。,在读周期中，数据信息一般出现在T2周期以后，双重总线AD0AD15上的地址信息有效和数据信息有效之间有一段高阻态，因为AD0AD15上的数据,必须在存储芯片(或IO 接口)的存取时间后才能出现。而在写周期中，数据信息在双重

8、总线上是紧跟在地址总线有效之后立即由CPU送上，两者之间无一段高阻态,在读周期中，如果在T3周期内，被访问的内存单元或IO端口还不能把数据送上数据总线，则必须在T3之后插入等待周期Tw，这时RD*控制信号仍为有效低电平。在写周期中，如果在T3周期内，被访问的内存单元或IO端口还不能把数据总线上的 数据取走，则必须在T3之后插入等待周期Tw，这时WR*控制信号仍为有效低电平。,2.8 什么是指令周期?什么是总线周期?什么是时钟周期?说明三者的关系。答：执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的时间。指令周期 CPU通过总线操作完成同内存储器或I/O接口之间一次数据传送

9、所需要的时间。总线周期 CPUJ时钟脉冲的重复周期称为时钟周期，时钟周期是CPU的时间基准。时钟周期 三者的关系：时钟周期是CPU的时间基准。总线周期至少包括4个时钟周期即T1、T2、T3和T4，处在这些基本时钟周期中的总线状态称为T状态。一个指令周期由一个或若干个总线周期组成。,2、存储芯片的存储容量由其地址线数N和数据线数决定:2N 数据线数。,3、存储芯片在存储器中的起始地址,称为芯片高端地址,设计时分配确定,由其片外地址线全译码得出芯片 的片选信号：片外地址线数=CPU地址线数-芯片地址线数,1、存储芯片的片内寻址范围由其地址线实际根数N决定:2N。,第4章 存储器接口的基本技术,基本

10、知识,A19 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A01111 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 32K 16K 8K 4K 2K 1K 512 256 128 64 32 16 8 4 2 1,5、存储器设计时确定存储芯片数的一般方法：若已有存储芯片的容量为LJ bit，要构成容量为M N bit的存储器，需要的芯片数S为：S=（M/L）（N/J）,6、8位微机应用系统中的存储器设计要点：(1)按给定要求选择主要芯片;(2)给存储芯片分配地址;(3)每个存储芯片的地址线、数据线、控制线并联,接在C

11、PU的相应总线上；(4)按存储芯片分配的地址,将CPU未接的高位地址,通过相应译码器产生各个芯片的片选信号，以 实现各个芯片占据不同的地址段。,4、存储芯片在存储器的地址范围 由其片内寻址范围和高端地址决定:高端地址+片内寻址范围“+”：连接之意。,7、16位微机的奇偶存储体,将1MB内存空间(00000HFFFFFH)分为两部分：,偶存储体 同CPU低8位数据线D0D7相连，由A0作片选，A0=0时选中；,CPU的A1A19与奇偶存储体的A0A18对应相连，同时选通对应单元;,8、8086与奇偶存储体连接图,A0低电位选中偶存储体，输入/出该字的低8位数据；,CPU的A1A19与奇偶存储体的

12、A0A18对应相连，同时选通某字对应的高、低字节存储单元;,访问该对准存储的字，仅需一个总线周期。,9、16位微机应用系统中的存储器设计要点(1)按给定要求选择主要芯片。,(2)每个存储芯片的地址线、数据线、控制线并联,接在CPU的相应总线上：偶存储片由A0选通，数据线接CPU的D0D7。奇存储片由BHE*选通，数据线接CPU的D8D15。,(3)将存储芯片组成奇偶存储体、并分配地址。,(4)按存储芯片分配的地址,将CPU未接的高位地址,通过相应译码器产生各个芯片的片选信号，以 实现各个芯片占据不同的地址段。,习 题,4.1 用下列芯片构成存储系统，各需要多少RAM芯片？需要多少位地址作为片外

13、地址译码？设系统为20位地址线，并采取全译码方式。(1)5124bRAM构成16KB的存储系统。,解：L=512，J=4，M=161024，N=8 S=(161024/512)(8/4)=64 故构成所要求的存储系统,需要64片RAM芯片。512位芯片应有9根地址线,用在20位地址线的系统 中,需要11位地址作为片外地址译码。,(2)10241bRAM构成128KB的存储系统。解：略。(3)2K4bRAM构成64KB的存储系统。解：略。(4)64K1bRAM构成256KB的存储系统。解：略。,4.2 现有一种存储芯片容量为5124b，若用它实现4KB的存储容量，需要多少这种芯片？每片需要多少根

14、地址线？4KB的存储系统最少需要多少根地址线？,解：L=512，J=4，M=41024，N=8 S=(41024/512)(8/4)=16 故构成所要求的存储系统,需要16片RAM芯片。512位芯片应有9根地址线。4KB的存储系统最少需要12根地址线。,4.3 有一个2732EPROM芯片的译码电路，如习图4-1所示，试计算该芯片的地址范围及存储容量。,解：图中，译码电路G2A*接地，G1接A14。G2B*同“与门”的输出端相连，“与门”输入为A15A19，只有A15A19皆为高电平时，G2B*才为有效低电平，也就是A15 A19为11111时，G2B*才有效。所以，只有当A14A19为111

15、1 11时，74LS138译码器才工作。,存储器芯片的片选信号CS*同“与门”的输出端相连。“与门”的输入同译码器输出Y6*、Y7*相连，当Y6*为低电平，或Y7*为低 电平时，CS*为有效低电平，存储器芯片被选中。Y6*为低电平时A13A11为“110”，Y3*为低电平时A13 A11为“111”。也就是说，A13和A12为“11”时，存储器芯 片就被选中。,考虑到A11已经是芯片内地址，因此，该存储芯片的高端地址为A19A12。由上述分析得出：该高端地址为1111 1111，即FFH。,芯片2732有12根地址线，对应片内地址范围为000HFFFH。故图中芯片2732工作的地址范围为FF0

16、00H FFFFFH。芯片Intel2732有12根地址线，故存储容量为4KB。,4.4 某存储系统,如习图4-2所示，RAM和EPROM的存储容量各是多少？存储器地址分配范围各是多少？,解：芯片的存储容量由其地址线根数和数据线根数决定。芯片RAM有11根地址线，有8根数据线，其存储容量为2KB。芯片EPROM有12根地址线，有8根数据线，对应的存储容量为4KB。,芯片RAM有11根地址线，对应的片内寻址范围为000H7FFH。芯片EPROM有12根地址线，对应的片内寻址范围为000HFFFH。,芯片的高端地址由其片选译码决定。图中译码电路G2*接IO/M*，G1接A19。G2A*同“与门”的

17、输出端相连，“与门”的输入为A15A18，只有A15A18皆为高电平时，G2B*为有效低电平，也就是A15A18为1111时，G2B*才有效。所以，只有当A15A19为1111 1时，74LS138译码器才工作。,芯片RAM的片选信号CS*同译码器输出Y1*相连，当Y1*为低电平，CS*为有效低电平，芯片RAM被选中。Y1*为低电平时A14A12为、“001”。可见，芯片RAM的高端地址为1111 1001，即F9H。,F9H,故RAM在存储器中的地址范围为F9000H F97FFH。,RAM片内寻址范围为000H7FFH。,F9H,芯片EPROM的片选信号CS*同译码器输出Y5*相连，当Y5

18、*为低电平，CS*为有效低电平，芯片EPROM才被选中。Y5*为低电平时A14A12为“101”。可见，芯片EPROM的高端地址为1111 1101，即FDH。,EPROM,当A15A19为1111 1时，74LS138译码器才工作。,故芯片EPROM在存储器中的地址范围为FD000H FDFFFH。,FDH,芯片EPROM的片内寻址范围为000HFFFH。,4.5 作业4.6 待作,4.7 在用两片8K8b的静态RAM芯片6264组成的8位微机系统中，其存储电路如习图4-3所示，试计算芯片6264#1和#2的地址范围及存储器的总容量。,解：#1芯片的片选为A13,其它高端地址线皆未参加。故#

19、1芯片的高端地址将会重叠。#2芯片也是如此。即便是14根地址线的系统，A13和A14皆为0时,#1芯片和#2芯片将同时工作，系统工作将被破坏。,芯片的地址范围由其片内寻址范围和芯片的高端地址决定。芯片的片内寻址范围由其地址线根数根数决定。芯片6462有13根地址线，对应的片内寻址范围为0000H1FFFH，共8K。,为此，应采取高端地址线全译码。如下图。,不难看出，#1芯片的高端地址为1111 000，即F0H。#2芯片的高端地址为1111 001，即F2H。#1芯片的地址范围为F0000HF1FFFH，#2芯片的地址范围为F2000HF3FFFH。,F0H,F2H,芯片的存储容量由其地址线根

20、数和数据线根数决定。静态RAM芯片6264有13根地址线，有8根数据线，其片存储容量为8KB。存储器由两片6264构成,总存储容量为16KB。,4.8 某微机系统的存储器由5片RAM芯片组成,如习图4-4所示。其中，U1有12条地址线，8条数据线。U2U5各有10条地址线，4条数据线。试计算芯片U1、U2 和 U3 的地址范围及该存储器的总容量。(U2U5两两同地址、合成8位),解：图中，译码电路G2B*经“与非门”接A15，G1接M/IO*。A15为高电平1时，G2A*才为有效低电平。M/IO*应为高电平。G2A*同“或门”的输出端相连，“或门”输入为A14、A16A19，只有A14、A16

21、A19皆为低电平时，G2A*才为有效低电平。所以，只有当A19A14为0000 10时，74LS138译码器才工作。,只有当A19A14为0000 10时，74LS138译码器才工作。,芯片U1的片选信号CS*同“与门”的输出端相连。“与门”的输入同译码器输出Y2*、Y3*相连，当Y2*为低电平，或Y3*为低 电平时，CS*为有效低电平，存储器芯片被选中。Y2*为低电平时A13A11为“010”，Y3*为低电平时A13A11为“011”。就是说，A13和A12为“01”时，存储器芯片就被选中。,所以，芯片U1的高端地址为0000 1001，即09H。,低电平,09H,芯片U1有12条地址线，对

22、应的片内寻址范围为000HFFFH。故芯片U1的地址范围为 09000H09FFFH。,09H,芯片U2、U3的片选信号CS*同“或门”的输出端相连。“或门”的输入同译码器输出Y4*和A10相连，当Y4*和A10同为低电平时，存储芯片U2、U3被选中。存储芯片U2、U3被选中时，A13A11及A10应为“1000”。如前所述，74LS138译码器才工作时，A19A14为0000 10。故芯片U2、U3的高端地址为0000 1010 00，即0A0H。,U2U3各有10条地址线，对应的片内寻址范围为000H3FFH，共1K。故U2U3的地址范围为0A000H0A3FFH。,0A0H,芯片U4、U

23、5的片选信号CS*同“或门”的输出端相连。“或门”的输入同译码器输出Y4*和A10*相连，当Y4*和A10*同为低电平时，存储芯片U4、U5被选中。此时，A13A11及A10为“1001”。如前所述，74LS138译码器才工作时，A19A14为0000 10。故芯片U2、U3的高端地址为0000 1010 01，即0A4H。,U2U3各有10条地址线，对应的片内寻址范围为000H3FFH，共1K。故U2U3的地址范围为0A400H0A7FFH。,0A4H,芯片U1的地址范围为09000H09FFFH，寻址范围为4K。,芯片U2U3的地址范围为0A000H0A3FFH，寻址范围为1K。,芯片U4

24、U5的地址范围为0A400H0A7FFH，寻址范围为1K。,芯片U1的数据线为8根，芯片U2U3的数据线合成为8根，芯片U4U5的数据线合成为8根，故该存储器的总容量为6KB。,作 业1、复习第1、2、4章及各章习题2、作 4.1 下周一课前交(作业纸)4.5 下下周一课前交(电子班)3、竞赛题：4.5 可改为32位/64位,F8000HF8FFFH,F9000HF9FFFH,FA000HFAFFFH,FB000HFBFFFH,FC000HFC7FFH,FC800HFCFFFH,FD000HFD7FFH,FD800HFDFFFH,6、8位微机系统中的存储器原理线路图,(5)16位机存储器总设计

25、图,低字节,低字节,低字节,低字节,高字节,高字节,高字节,高字节,00000H00FFFH中的偶地址区2KB,00000H00FFFH中的奇地址区2KB,01000H01FFFH中的偶地址区2KB,01000H01FFFH中的奇地址区2KB,02000H02FFFH中的偶地址区2KB,02000H02FFFH中的奇地址区2KB,03000H03FFFH中 的偶地址区2KB,03000H03FFFH中的奇地址区2KB,SRAM存储器 线路图,FE000H(4K)FFFFFH,FC000H(4K)FDFFFH,FA000H(4K)FBFFFH,F8000H(4K)F9FFFH,EPROM存储器线路图,