第五章中央处理器.ppt

《第五章中央处理器.ppt》由会员分享，可在线阅读，更多相关《第五章中央处理器.ppt（164页珍藏版）》请在三一办公上搜索。

1、2023年6月25日8时44分,第五章 中央处理器,2023年6月25日8时44分,第五章 中央处理器,CPU的功能和组成(掌握)指令周期（掌握）时序产生器和控制方式(理解)微程序控制器（掌握）微程序设计技术（掌握）硬布线控制器(理解)CPU的新技术(理解),教学要求,课堂上注意听讲、重要的是理解课堂外一定要看书复习或预习、完成作业,2023年6月25日8时44分,5.1 CPU的功能和组成,什么是CPU？所谓中央处理器是控制计算机来自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称为CPU。,CPU的基本组成 中央处理器由两个主要部分控制器和运算器组成。,2023年6月25

2、日8时44分,控制器 由程序计数器(PC)、指令寄存器(IR)、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。控制器的主要功能有：从内存中取出一条指令，并指出下一条指令在内存中的位置。对指令进行译码或测试，并产生相应的控制信号。输出相应的控制信号，指挥并控制CPU，内存和I/O之间的数据流动的方向。,2023年6月25日8时44分,运算器 由算术逻辑单位（ALU）、累加寄存器（AC）、数据缓冲寄存器(DR)和状态条件寄存器(PSW)组成，它是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都

3、是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器的主要功能：执行所有的算术运算。执行所有的逻辑运算，并进行逻辑测试。,2023年6月25日8时44分,6,2023年6月25日8时44分,CPU的功能和组成,CPU的主要寄存器,累加寄存器AC 累加寄存器AC通常简称为累加器，它的功能是：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。累加寄存器是暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。,2.指令寄存器IR 指令寄存器用来保存当前正在执行的一条指令。存放从内存中取出的指令；其中指令的操作码送到指令译码器，译码后输出控制信号。,

4、2023年6月25日8时44分,程序计数器PC 程序计数器中存放的是下一条指令在内存中的地址。若程序顺序执行：PC PC+1；若程序有跳转：PCPC+偏移地址。,状态条件寄存器PSW 状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，同时状态条件寄存器还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。O 溢出 D 方向 I 中断允许 T 追踪 S 符号 Z 零 A 辅助进位 P 奇偶 C 进位,2023年6月25日8时44分,CPU的功能和组成,地址寄存器AR 地址寄存

5、器用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。,缓冲寄存器DR 缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在缓冲寄存器中。,2023年6月25日8时44分,CPU的功能,（4）数据加工：对数据进行算术运算和逻辑运算处理。完成数据的加工处理，这是CPU的根本的任务。,（1）指令控制：程序是指令的有序集合，保证机器按规定的顺序执行程序。,（2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操

6、作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。,（3）时间控制：对各种操作实施时间上的控制，计算机中各种指令的操作信号均受到时间的严格控制。,2023年6月25日8时44分,5.2 指令周期,程序的执行过程：,冯.诺依曼结构的计算机执行程序的顺序：1.从程序首地址开始。2.分步执行每一条指令，并形成下条待执行指令的地址。3.自动地连续执行指令，直到程序的最后一条指令。,2023年6月25日8时44分,指令周期,读取指令指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器分析指令按指令规定内容执行指令不同指令的操作步骤数和具体操作内容差异很大检查有无中断请求若无，则转入下一条

7、指令的执行过程,形成下一条指令地址,指令的执行过程,2023年6月25日8时44分,指令周期的基本概念,指令周期：CPU每取出并执行一条指令，都要完成一系列的操作，这一系列操作所需用的时间通常叫做一个指令周期。,机器周期：机器周期也称为CPU周期。通常用内存中读取一个指令字的最短时间来规定CPU周期。指令周期常常用若干个CPU周期数来表示，,时钟周期：一个CPU周期时间又包含有若干个时钟周期（通常称为节拍脉冲或T周期，它是处理操作的最基本单位）。这些时钟周期的总和则规定了一个CPU周期的时间宽度。,2023年6月25日8时44分,2023年6月25日8时44分,15,取指周期 执行周期,5.2

8、.2 MOV指令的指令周期,2023年6月25日8时44分,5.2.2 MOV指令的指令周期取指,2023年6月25日8时44分,5.2.2 MOV指令的指令周期执行,2023年6月25日8时44分,5.2.3 LAD指令的指令周期,取指周期 执行周期,2023年6月25日8时44分,5.2.3 LAD指令的指令周期,2023年6月25日8时44分,5.2.5 ADD指令的指令周期,2023年6月25日8时44分,5.2.5 ADD指令的指令周期,2023年6月25日8时44分,5.2.5 STO指令的指令周期,2023年6月25日8时44分,5.2.5 STO指令的指令周期,2023年6月2

9、5日8时44分,5.2.6 JMP指令的指令周期,2023年6月25日8时44分,5.2.6 JMP指令的指令周期,2023年6月25日8时44分,5.2.7 用方框图语言表示指令周期,引入目的主要是为了教学目的（控制器设计）方法：指令系统设计（模型机的五指令系统）方框按CPU周期 方框内内容数据通路操作或控制操作 菱形符号判别或测试 公操作 前边所讲述的5种操作的框图描述,2023年6月25日8时44分,5.2.7 用方框图语言表示指令周期,取指,执行,2023年6月25日8时44分,例：如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/

10、W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。1.“ADD R2，R0”指令完成（R0）+（R2）R0功能操作。假设该指令的地址已放入PC中。2.“SUB R1，R3”指令完成（R3）-（R1）R3的功能操作。,2023年6月25日8时44分,微操作信号,微操作信号,2023年6月25日8时44分,5.2.7 用方框图语言表示指令周期,ALU0,ALU0,2023年6月25日8时4

11、4分,操作控制器和时序产生器数据通路：通常把许多寄存器之间传送信息的通路称为“数据通路”。2.操作控制器：根据指令操作码和时序信号，产生各种操作信号，以便正确建立数据通路，从而完成取指令和执行指令的操作。3.时序产生器：因为计算机高速地进行工作，每一个动作的时间是非常严格的，不能有任何差错。时序产生器的作用，就是对各种操作实施时间上的控制。,2023年6月25日8时44分,时序产生器和控制方式,时序信号的作用和体制计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。操作控制器发出的各种控制信号都是时间因素（时序信号）和空间因素（部件位置）的函数。组成计算机硬件的器件特性决定了时序信

12、号最基本的体制是电位-脉冲制。,2023年6月25日8时44分,根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。1.硬布线控制器 是采用时序逻辑技术来实现的；2.微程序控制器是采用存储逻辑来实现的；3.前两种方式的组合,2023年6月25日8时44分,时序产生器和控制方式,硬布线控制器中时序信号采用主状态周期节拍电位节拍脉冲 三级体制。,2023年6月25日8时44分,时序产生器和控制方式,主状态周期（指令周期）：包含若干个节拍周期，可以用一个触发器的状态持续时间来表示。节拍电位（机器周期）：表示一个CPU 周期的时间，包含若干个节拍脉冲，表示较大的时间

13、单位。节拍脉冲（时钟周期）：表示较小的时间单位。,2023年6月25日8时44分,2023年6月25日8时44分,微程序控制中时序信号采用节拍电位节拍脉冲二级体制。,触发器,数据，电位,控制信号，脉冲,数据准备好后，以电位的方式送触发器（可执行保存），当控制信号来到后进用一个脉冲信号即可把数据装入触发器。,2023年6月25日8时44分,2023年6月25日8时44分,时序产生器和控制方式,微程序控制器时序信号产生器的组成时钟源环形脉冲发生器节拍脉冲和读/写时序的译码启停控制逻辑,2023年6月25日8时44分,时序产生器和控制方式,启停控制逻辑,节拍脉冲和对时序译码逻辑,环形脉冲发生器,IO

14、RQ MREQ RD WE T1 T2 T3 T4,IORQ MREQ RD WE T1 T2 T3 T4,MERQ,IORQ,RD,WR,时钟脉冲源,时钟脉冲源,环形脉冲发生器,节拍脉冲和对时序译码逻辑,启停控制逻辑,用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。有石英晶体振荡器组成。,产生一组有序的间隔相等或不等的脉冲序列。通常采用循环移位寄存器。,2023年6月25日8时44分,环形脉冲发生器,2023年6月25日8时44分,节拍电位与节拍脉冲时序关系图,2023年6月25日8时44分,2023年6月25日8时44分,2023年6月25日8时44分,时序产生器和控制方式,

15、控制方式同步控制方式：在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的。采用完全统一的机器周期执行各种不同的指令。这意味这所有指令周期具有相同的节拍电位和相同的节拍脉冲数。采用不定长的机器周期。中央控制和局部控制相结合。中央控制：就是将大部分指令安排在固定的机器周期完成。局部控制：对少数复杂的指令采用另外的时序进行定时。,2023年6月25日8时44分,时序产生器和控制方式,同步控制方式：,时钟,微操作信号1,微操作信号2,2023年6月25日8时44分,时序产生器和控制方式,异步控制方式：每条指令、每个操作控制信号需要多少时间就占用多少时间。这意味着每条指令的指令周

16、期可由多少不等的机器周期数组成。,2023年6月25日8时44分,时序产生器和控制方式,异步控制方式,命令1,命令2,操作信号1,回答1,操作信号2,回答2,命令3,2023年6月25日8时44分,时序产生器和控制方式,联合控制方式：将同步控制方式和异步控制方式相结合的方式。情况（1）大部分操作序列安排在固定的机器周 期中，对某些时间难以确定的操作则以执行部件的“回答”信号作为本次操作的结束；情况（2）机器周期的节拍脉冲数固定，但是各条指令周期的机器周期数不固定。,2023年6月25日8时44分,小 结,控制器的组成：指令部件程序计数器PC指令寄存器指令译码器时序部件脉冲源及启停逻辑时序信号形

17、成部件控制方式,2023年6月25日8时44分,小结,程序计数器PC,地址形成部件,操作码 地址码,译码,微操作信号形成,节拍发生器,时钟源,中断控制逻辑,状态寄存器,微操作信号,I/O信息控制台信息,+1,送AR,2023年6月25日8时44分,微程序控制器,基本概念 组成 工作过程 微程序举例 微程序设计技术 微程序控制器的设计方法,2023年6月25日8时44分,微程序控制器,基本概念微命令微操作微指令微程序控制存储器微地址,2023年6月25日8时44分,微程序控制器基本概念,微程序控制器的基本思想：将微操作控制信号按一定规则进行信息编码（代码化）形成控制字（微指令），一条机器指令对应

18、一段“程序”，该程序存放在控制存储器中，因为“程序”的指令结果是实现一条机器指令的功能，所以称为“指令的微程序”。,2023年6月25日8时44分,微程序控制器基本概念,微命令：控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令称为微命令。微操作：执行部件接受微命令后所进行的操作，称为微操作。,2023年6月25日8时44分,微程序控制器基本概念,微指令：在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合，构成一条微指令。微程序：微指令序列为微程序。,2023年6月25日8时44分,微程序控制器基本概念,程序,机器指令1,机器指令2,机器指令i,机器指令n,.,微指令2

19、,微指令1,微指令i,微指令n,.,.,微程序,2023年6月25日8时44分,微程序控制器基本概念,控制存储器：用来存放实现全部指令系统的微程序。是一种高速存储器。微地址：人们常把全部指令的控制字存放在一个高速存储器中，即控制存储器中（简称控存），控存的一个单元的内容即控制字代表了某一个节拍的一组微操作控制信号的信息，而把控存单元的地址称为“微地址”。,2023年6月25日8时44分,微程序控制器组成,微指令寄存器：用来存放由控制存储器读出的一条微指令信息。微地址转移逻辑：自动完成修改微地址的任务。,2023年6月25日8时44分,微程序控制器原理框图,2023年6月25日8时44分,微程序

20、控制器的工作过程实质上就是在微程序控制器的控制下，计算机执行机器指令的过程。从控存中取出一段“取机器指令”用的微程序，称为取指微程序，这是一段公用的微操作，其首址通常放在“0”号微地址单元。该微程序完成从主存中读取机器指令并送往指令寄存器。机器指令操作码通过微地址形成部件，产生对应的微程序入口地址，并送入微地址寄存器。逐条取出对应的微指令，每一条微指令提供一个微命令序列，控制有关的微操作。执行完对应于一条机器指令的一段微程序后，返回到取指微程序的入口，以便取出下一条机器指令。不断重复，直至程序执行完毕。,2023年6月25日8时44分,微程序控制器微程序举例,2023年6月25日8时44分,例

21、：R1=3 R2=5 R1+R2-R31、控4=1，R1-多路开关-X 控7=1，R2-多路开关-Y2、控+=1，ALU完成3+53、控3=1 3+5-R3,2023年6月25日8时44分,微程序控制器微程序举例,微指令的格式：,2023年6月25日8时44分,微程序控制器微程序举例,举例：“十进制加法”指令的微程序控制的过程。十进制加法”指令的功能是用BCD码来完成十进制数的加法运算。在十进制运算时，当相加二数之和大于9时，便产生进位，要进行加6修正；当相加二数之和小于等于9时，结果是正确的。,2023年6月25日8时44分,微程序控制器微程序举例,假定数a和b已存放在R1和R2两寄存器中，

22、数6存放在R3寄存器中。算法要求先进行a+b+6运算，然后判断结果有无进位；当进位标志Cy=1不减6，当Cy=0，减6，从而可以获得正确的结果。,2023年6月25日8时44分,用BCD码完成A+B运算1、A=1000 B=1001,1000+100110001,有进位，修正为：,10001+0110 10111,2、A=0110 B=1000A+B+6=1 0100 有进位，正确,3、A+B+6=1101 无进位，错误，修正:,1101-0110 0111,2023年6月25日8时44分,2023年6月25日8时44分,微程序控制器微程序举例,第一条微指令,操作控制字段有五个微命令：第16位

23、发出LDAR,将PC内容送到地址寄存器AR；第13位发出RD，第14位发出LDDR，于是内存执行读操作，从内存取出“十进制加法”指令放到DR中，第15位发出LDIR，将DR中的指令再送到指令寄存器IR中，第17位发出PC+1微命令，是程序计数器加1，做好取下一条机器指令的准备。,2023年6月25日8时44分,2023年6月25日8时44分,微程序控制器微程序举例,第二条微指令,2023年6月25日8时44分,2023年6月25日8时44分,微程序控制器微程序举例,第三条微指令,2023年6月25日8时44分,2023年6月25日8时44分,微程序控制器微程序举例,第四条微指令,2023年6月

24、25日8时44分,以上是由四条微指令序列组成的简单微程序，从这个简单的控制模型中，我们就可以看到为程序控制的主要思想及大概过程。,2023年6月25日8时44分,CPU周期与微指令周期的关系,微指令周期：读出微指令的时间加上执行该条微指令的时间。如：,在T4节拍脉冲期间（200ns）:取微指令；在T1的上升沿：微指令已经取好，在T1T3期间（600ns）：执行微操作。所以：在一个CPU周期内（800ns）：取址指令：占1/4CPU周期；执行微指令：占3/4CPU周期。,2023年6月25日8时44分,机器指令和微指令的关系：,程序计数器pc,地址寄存器,缓冲寄存器,指令寄存器,微地址寄存器,微

25、指令寄存器,主存储器,控制存储器,微命令,地址译码器,地址译码,+1,2023年6月25日8时44分,取机器指令，取微指令，它们之间是什么关系?1.一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行。2.从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。3.每一个CPU周期对应一条微指令。,例：设某计算机运算器框图如下图A所示，其中ALU为16位的加法器(高电平工作)，SA，SB为16位

26、暂存器。4个通用寄存器由D触发器组成，Q端输出，其读、写控制功能见下表。,机器采用串行微程序控制方式，其微指令周期见图（b)。其中读ROM是从控存中读出一条微指令时间，为1s；ALU工作是加法器做加法运算，为500ns；m1是读寄存器时间，为500ns；m2是写寄存器的工作脉冲宽度，为100ns。微指令字长12位，微指令格式如下：,F1：读R0-R3的选择控制 F2：写R0-R3的选择控制F3：打入SA的控制信号F4：打入SB的控制信号 F5：打开非反相三态门的控制信号LDALU F6：打开反相三态门的控制信号LDALU并使加法器低位加1 F7：清暂存器SB为零的Reset信号 F8：一段微程

27、序结束，转入取机器指令的控制信号R：寄存器读命令 W：寄存器写命令,2023年6月25日8时44分,要求：用二进制代码写出如下指令的微程序：(1)“ADD R0，R1”指令，即(R0)+(R1)R1(2)“SUB R2，R3”指令，即(R3)-(R2)R3(3)“MOV R2，R3”指令，即(R2)(R3),2023年6月25日8时44分,【解】先画出三条指令的微指令的微程序流程图，如下图所示。,(1)“ADD R0，R1”(2)“SUB R2，R3”(3)“MOV R2，R3”指令,2023年6月25日8时44分,其中未考虑“取指周期”和顺序控制问题，也即微程序仅考虑“执行周期”，微指令序列

28、的顺序用数字标号标在每条微指令的右上角。每一框表示一条微指令。根据给定的微指令周期时间关系，完成ADD，SUB指令的执行动作需要3条微指令，MOV指令只需2条微指令。用二进制代码写出的三条指令的微程序列于下表中，其中*表示代码随意设置(0或1均可)。,2023年6月25日8时44分,微程序设计技术,设计微指令结构应当追求的目标是：1、有利于缩短微指令长度；2、有利于减小控制存储器的容量；3、有利于提高微程序的执行速度；4、有利于对微指令的修改；5、有利于提高微程序设计的灵活性；,2023年6月25日8时44分,微程序控制器设计技术,微命令编码微地址的形成方法微指令格式微程序控制的设计方法,20

29、23年6月25日8时44分,微程序控制器设计技术,微命令编码直接表示法 编码表示法混合表示法,2023年6月25日8时44分,直接表示法 在微指令的操作控制字段中每一个微命令都用一位信息表示，对应于一种微操作。设计微指令时，选用或不选用某个微命令，只要将表示该微命令的相应位设置成“1”或“0”就可以了。因此，微命令的产生不必经过译码，所需的控制信号直接送到相应的控制点。特点：直观、不必译码、速度快 微指令的长度太长，不好记忆，占用空间大,2023年6月25日8时44分,微程序控制器设计技术,LT,ALU,LA,1 1 0 0 0 1 0 0,LTBUS,ALULT,LAALU,BUSLA,0位

30、：LTBUS1位：BUSLA2位：LAALU3位：DIV4位：MUL5位：SUB6位：ADD7位：ALULT,这种方法的优点是简单、直观、执行速度快，微命令的并行控制能力强，编制的微程序短；缺点是微指令字长。,2023年6月25日8时44分,微程序控制器设计技术,编码表示法 将微指令的控制字段分为若干个小字段，每个字段分别编码，每种编码代表一种微命令。把一组相斥性的微命令信号组成一个小组(即一个字段)，然后通过小组(字段）译码器对每一个微命令信号进行译码，译码输出作为操作控制信号，其微指令结构如下图所示。,2023年6月25日8时44分,采用字段译码的编码方法，可以用较小的二进制信息位表示较多

31、的微命令信号。例如3位二进位译码后可表示7个微命令，4位二进制位译码后可表示15个微命令。与直接控制法相比，字译码控制法可使微指令字大大缩短，但由于增加译码电路，使微程序的执行速度稍稍减慢。,2023年6月25日8时44分,微程序控制器设计技术,例如，某机器指令系统总共需要240个微命令，采用直接编码法，微指令的操作控制字段需240位，采用编码表示法，如将控制字段分成4位一段，共16段，每个字段经一个译码器输出，可获得15个微命令，总共16段就可获得240个微命令。微指令的操作控制字段仅64位。,2023年6月25日8时44分,微程序控制器设计技术,编码表示法的分段原则：相斥性微命令分在同一字

32、段内，相容性微命令分在不同的字段内。前者可提高信息位的利用率，缩短微指令字长；后者有利于实现并行操作，加快指令的执行速度。一般将同类操作中互斥的微命令划分在同一个字段中。每个小字段包含的信息位不能太多，一般不超过6位，否则将增加译码线路的复杂性和译码时间。,2023年6月25日8时44分,微程序控制器设计技术,混合表示法这种方法是把直接表示法与编码表示法混合使用，以便能综合考虑指令字长、灵活性、执行微程序速度等方面的要求。另外,在微指令中还可附设一个常数字段。该常数可作为操作数送入ALU运算，也可作为计数器初值用来控制微程序循环次数。,2023年6月25日8时44分,微程序控制器设计技术,微地

33、址的形成方法根据机器指令操作码找到相应机器指令所对应的微程序的入口地址。后继微地址的产生计数器方式多路转移方式,2023年6月25日8时44分,微程序控制器设计技术,计数器方式：设置一个微程序计数器uPC，在顺序执行微指令时，后继微指令地址由现行微地址加上一个增量来实现。遇到转移时，由微指令给出转移微地址。,2023年6月25日8时44分,微程序控制器设计技术,用计数器方式实现的微程序控制单元结构,2023年6月25日8时44分,微程序地址字段格式的设计,第一种方式：将微指令的地址字段（顺序控制字段）分成两部分：转移控制字段BCF和转移地址字段BAF。,其中转移地址字段给出转移用部分微地址，转

34、移控制字段用于规定后继微地址是顺序执行还是非顺序执行。,2023年6月25日8时44分,微程序控制器设计技术,控制存储器,uPC,译码器,转移控制网络,1,&,1,返回地址寄存器,置初值,返回地址,BAF,指令 OP,+1,+1,条件满足,外部条件,BCF=101,2023年6月25日8时44分,微程序控制器设计技术,BCF=000，顺序执行微指令，后继微地址为uPC+1。BCF=001，机器指令操作码产生后继微地址的微命令，后继微地址由OP变换后产生。BCF=010，无条件转移微指令，将BAF送Upc。BCF=011，条件转移微指令，后继微指令地址由转移条件的测试结果确定。BCF=100，测

35、试循环微指令，后继微地址由测试循环条件确定。BCF=101，转微子程序微命令，后继微地址即微子程序入口微地址由uPC与BAF字段组合形成。BCF=110，返回微命令。,2023年6月25日8时44分,微程序地址字段格式的设计,第二种方式：在微指令格式中，将微操作控制字段和转移地址字段重叠使用。如果顺序执行微指令，该微指令只有微操作控制字段和转移控制字段，没有转移地址字段，下一条微指令地址由uPC+1来确定；如果是转移微指令，因为该位置不执行任何微操作，只是改变微程序的流程，所以可以用微操作控制字段给出下一条要执行的微指令地址，并把微地址放在uPC中。,2023年6月25日8时44分,微程序控制

36、器设计技术,计数器方式的优点是微指令字较短，便于编写微程序，后继微地址产生机构比较简单；缺点是执行速度低，原因是计数器方式不易直接实现对应于各个测试条件的多路转移，而微程序的主要特点是存在大量的分支。,2023年6月25日8时44分,多路转移方式一条微指令具有多个转移分支的能力称为多路转移。在多路转移方式中，当微程序不产生分支时，后继微地址直接由微指令的顺序控制字段给出；当微程序出现分支时，有若干“后选”微地址可供选择：即按顺序控制字段的“判别测试”标志和“状态条件”信息来选择其中一个微地址。“状态条件”有n位标志，可实现微程序2的n次方路转移，涉及微地址寄存器的n位。多路转移方式的特点是：能

37、以较短的顺序控制字段配合，实现多路并行转移，灵活性好，速度较快，但转移地址逻辑需要用组合逻辑方法设计。,2023年6月25日8时44分,微程序控制器设计技术,微指令格式水平型微指令垂直型微指令,2023年6月25日8时44分,微程序控制器设计技术,水平型微指令：一次能定义并执行多个并行操作微命令的微指令，叫做水平型微指令。基本特征：微指令字较长一条微指令能控制数据通路中多个功能部件并行操作。微命令的编码简单，尽可能使微命令与控制门之间具有直接对应关系。格式如下：,2023年6月25日8时44分,微程序控制器设计技术,垂直型微指令：在微指令中设置微操作码字段，采用为操作码编译法，由操作码规定为微

38、指令的功能，在一条微指令中只有一、两个微操作命令称为垂直型微指令。基本特征：微指令字短。微指令的并行操作能力有限，一条微指令只能控制数据通路中的一、两个信息传送。微指令编码比较复杂，全部微命令组成一个微操作码字段，经过完全译码，微指令的各个二进制位与数据通路的各个控制点之间完全不存在直接对应关系。,2023年6月25日8时44分,设微指令字长为16位，微操作码3位。(1)寄存器-寄存器传送型微指令 其功能是把源寄存器数据送目标寄存器。1315位为微操作码(下同)，源寄存器和目标寄存器编址各5位，可指定31个寄存器。,2023年6月25日8时44分,(2)运算控制型微指令 其功能是选择ALU的左

39、、右两输入源信息，按ALU字段所指定的运算功能(8种操作)进行处理，并将结果送入暂存器中。左、右输入源编址可指定31种信息源之一。,2023年6月25日8时44分,(3)访问主存微指令 其功能是将主存中一个单元的信息送入寄存器或者将寄存器的数据送往主存。存储器编址是指按规定的寻址方式进行编址。第1，2位指定读操作或写操作(取其之一)。,2023年6月25日8时44分,(4)条件转移微指令 其功能是根据测试对象的状态决定是转移到D所指定的微地址单元，还是顺序执行下一条微指令。9位D字段不足以表示一个完整的微地址，但可以用来替代现行PC的低位地址。测试条件字段有4位，可规定16种测试条件。,101

40、,2023年6月25日8时44分,水平型微指令与垂直型微指令的比较(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3)由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。,2023年6月25日8时44分,硬布线控制器（组合逻辑控制器）,基本思想：把控制部件看成作为生产专门固定时序控制信号的逻辑电路，而此逻辑电路以使用最少元件和取得最高操作速度为设计目标。这种逻辑电路是一种由门电路和触发器构

41、成的复杂树形网络，故称为硬布线控制器。由于门电路多是组合逻辑电路所以也称为组合逻辑控制器。,2023年6月25日8时44分,硬布线控制器,硬布线控制器的结构图,2023年6月25日8时44分,逻辑网络的输入信号来源有三个：(1)来自指令操码译码器的输出Im；(2)来自执行部件的反馈信息Bj；(3)来自时序产生器的时序信号，包括节拍电位信号M和节拍脉冲信号T。逻辑网络N的输出信号就是微操作控制信号，它用来对执行部件进行控制。硬布线控制器的基本原理：C=f(Im,Mi,Tk,Bj)实现：每一个操作控制信号与指令，时序，条件都有一个逻辑关系，用逻辑表达式描述。,2023年6月25日8时44分,硬布线

42、控制器评价：速度快电路设计太复杂增加功能不太可能,2023年6月25日8时44分,硬布线控制器,时序采用三级时序，主状态周期包含若干个机器周期，每个机器周期可以完成一次主存的读/写操作，每个机器周期可分为若干个节拍，每个节拍可分为若干个脉冲。,2023年6月25日8时44分,硬布线控制器,硬布线控制器的设计方法 绘制指令的流程图：以指令的执行过程为线索，按指令类型分类，将每条指令归纳为一个微操作序列，根据操作的先后顺序画出指令流程图。列出微操作时间表：把指令流程图中的微操作序列合理地安排在各个机器周期的相应节拍和脉冲中去，使他们在执行的时间上不发生冲突。微操作的逻辑综合：以每个微操作为单位进行

43、“同类项合并”，就是把不同指令在不同周期状态，不同节拍和不同条件下所需要的同一微操作用逻辑关系式综合起来，然后加以简化使逻辑表达式更为合理。,2023年6月25日8时44分,硬布线控制器,2023年6月25日8时44分,硬布线控制器,2023年6月25日8时44分,硬布线控制器,PCOUT=M0MARIN=M0+M3 JZREAD=M0+M3（STR+JZ）ADD=M0+M5 ADDZIN=M0+M5（ADD+AND）ZOUT=M2+M6（ADD+AND）PCIN=M2+M6 Z JZ,MDROUT=M1+M4（ADD+AND）MDRIN=M4 STRIRIN=M1ADDROUT=M3 JZ+

44、M4 Z JZRIIN=M4 LD+M6（ADD+AND）RIOUT=M4 STR+M5（ADD+AND）YIN=M4（ADD+AND）WRITE=M4 STRAND=M5 AND,2023年6月25日8时44分,硬布线控制器,2023年6月25日8时44分,中国科学院自动化研究所1999年试题 比较硬布线控制和微程序控制?【解答】硬布线控制与微程序控制器相同之处是根据指令操作码和时序信号，产生各种控制信号，以便正确地建立各种数据通路，完成取指令和执行指令的控制。硬布线控制的优点是由于控制器的速度取决于电路延迟，所以速度较快。,2023年6月25日8时44分,硬布线控制的主要缺点是由于将控制部

45、件看成专门产生固定时序控制信号的逻辑电路，所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不可能通过其他的修改添加新功能。微程序控制的主要优点是同硬布线控制器相比，具有规整性、灵活性、可维护性等一系列优点。微程序控制的主要缺点是由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，因此影响了速度。,2023年6月25日8时44分,典型CPU,M6800CPUInter 8088CPUIBM 370 CPU,2023年6月25日8时44分,5.5 CPU的新技术,2023年6月25日8时44分,流水CPU,并行处理技术并行性的两种含义：同时性 指两个以上事件在同一时刻发生

46、；并发性 指两个以上事件在同一时间间隔内发生。时间并行空间并行时间并行+空间并行,2023年6月25日8时44分,微程序控制器设计技术,微指令的执行方式串行执行方式,2023年6月25日8时44分,微程序控制器设计技术,并行执行方式,取i条 执行i条,2023年6月25日8时44分,1.时间并行时间并行指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。2.空间并行空间并行指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。3.时间并行+空间并行指时间重叠和资源重复的综合

47、应用，既采用时间并行性又采用空间并行性。显然，第三种并行技术带来的高速效益是最好的。,2023年6月25日8时44分,流水计算机的系统组成 现代流水计算机的系统组成原理如下图所示。其中CPU按流水线方式组织，通常由三部分组成：指令部件、指令队列、执行部件。这三个功能部件可以组成一个3级流水线。,2023年6月25日8时44分,流水CPU的时空图,计算机的流水处理过程非常类似于工厂中的流水装配线。为了实现流水，首先把输入的任务(或过程)分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性

48、。下面通过时空图来证明这明这个结论。,2023年6月25日8时44分,表示流水CPU中一个指令周期的任务分解。,表示非流水计算机的时空图,2023年6月25日8时44分,表示流水计算机的时空图。,表示超标量流水计算机的时空图。,2023年6月25日8时44分,超标量(Superscalar),超标量实际上是并行处理思想在微处理器设计中的应用。,2023年6月25日8时44分,超标量和超流水,2023年6月25日8时44分,流水线的分类指令流水线算术流水线处理机流水线流水线中的主要问题资源相关数据相关控制相关,2023年6月25日8时44分,资源相关资源相关是指多条指令进入流水线后在同一机器时钟

49、周期内争用同一个功能部件所发生的冲突。数据相关在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。控制相关控制相关冲突是由转移指令引起的。当执行转移指令时，依据转移条件的产生结果，可能为顺序取下条指令；也可能转移到新的目标地址取指令，从而使流水线发生断流。,2023年6月25日8时44分,流水线的优化,数据相关写后写读后写写后读解决数据相关的途径定向载入延迟调度插入空周期,2023年6月25日8时44分,流水线中有三类数据相关冲突：写后读相关；读后写相关；写后写相关。判断以下三组指令各存在哪种类型的数据相关。(1)I1:ADD R1，R2，R3；(R

50、2)+(R3)-R1 I2:SUB R4，R1，R5；(R1)-(R5)-R4(2)I3:STA M(x)，R3；(R3)-M(x)，M(x)是存储器单元 I4:ADD R3，R4，R5；(R4)+(R5)-R3(3)I5:MUL R3，R1，R2；(R1)(R2)-R3 I6:ADD R3，R4，R5；(R4)+(R5)-R3,2023年6月25日8时44分,第(1)组指令中，I1指令运算结果应先写入R1，然后在I2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生RAW相关。第(2)组指令中，I3指令应先读出R3内容并存入存储单元M(x)，然后