第五章80x86微处理器引脚功能与总线时序.ppt

《第五章80x86微处理器引脚功能与总线时序.ppt》由会员分享，可在线阅读，更多相关《第五章80x86微处理器引脚功能与总线时序.ppt（38页珍藏版）》请在三一办公上搜索。

1、1,8088CPU是双列直插式芯片，共有40条引脚;引脚33决定工作模式:接地，最大模式 接+5V,最小模式 在两种模式下引脚2431 有不同的名称和意义,一、8086/8088的引脚功能,2,系统规模小:只含有一个8088CPU不含数字运算协处理器、输入/输出协处理器 系统的控制总线直接由8088CPU的控制线供给。系统中的总线控制逻辑电路被减少到最小。,3,4,8286（8位双向三态总线驱动器）,5,8286数据收发器和8088连接,6,8282（8下降沿锁存/三态器）,7,8282-8088连接图,8,系统规模较大:除8088CPU外，还可以有其它协处理器 如 数字运算协处理器8087

2、输入/输出协处理器8089 系统的控制总线由总线控制器8288来提供 8288增强了8088CPU总线的驱动能力 将8088的状态信号(S2S0)进行译码，提供8088对存储器、I/O接口进行控制所需的信号,9,10,二、8088/8086系统总线 时序,11,CPU的主频或内频：CPU的内部工作频率。主频是表示CPU工作速度的重要指标，在 CPU其它性能指标相同时,主频越高,CPU 的速度越快。CPU的外频或系统频率：指CPU的外部总线频率。倍频系数：指CPU主频和外频的相对比例系数。8088/8086/80286/80386的主频和外频值相同;从80486DX2开始，CPU的主频和外频不再

3、相同，将外频按一定的比例倍频后得到CPU的主频，即：CPU主频=外频 倍频系数 PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按照一定的比例分频得到。,12,内频,外频,倍频系数5.5,13,14,CPU通过总线完成与存储器、I/O端口之间的操作，这些操作统称为总线操作。,（三）总线周期,15,执行一个总线操作所需要的时间称为总线周期。,16,一个基本的总线周期通常包含 4 个T状态，按时间的先后顺序分别称为T1、T2、T3、T4,17,执行一条指令所需要的时间称为指令周期。执行一条指令的时间:是取指令、执行指令、取操作数、存放结果所需时间的总和。用所需的时钟周期数表示。,（四）

4、指令周期,例 MOV BX,AX 2个T周期 MUL BL 7077个T周期,18,不同指令的执行时间（即指令周期）是不同的;同一类型的指令，由于操作数不同，指令周期也不同,例 MOV BX,AX 2个T周期 MUL BL 7077个T周期 MOV BX,AX 14个T周期,19,例2 执行ADD BX,AX 包含:（1）取指令 存储器读周期（2）取(DS:BX)内存单元操作数 存储器读周期（3）存放结果到(DS:BX)内存单元 存储器写周期,例1 执行 MOV BX,AX 包含:取指令 存储器读周期,执行指令的过程中，需从存储器或I/O端口读取或存放数据，故一个指令周期通常包含若干个总线周期

5、.,20,8088CPU取指令、执行指令分别由BIU、EU完成，取指和执行指令可以是并行的，故8088CPU的指令周期 可以不考虑取指时间。,21,为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。如存储器写操作时序，I/O端口读操作时序。,（五）时序,22,描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图，即时序图。,（六）、时序图,23,1、I/O端口、存储器读周期时序 指8088CPU从I/O端口或存储器读取数据时，各有关引脚信号随时间变化的情况。,24,I/O端口、存储器读周期时序,25,例 假设(DS)=30

6、00H,(BX)=500CH,(3500CH)=9AH 执行 MOV AL,BX,26,(DS)=3000H,(BX)=500CH,(3500CH)=9AH 执行 MOV AL,BX,27,5.A19A16上出现状态信号 0 IF 1 1（P153）S6 S5 S4 S3 使用DS S6=0（8088与总线连）6.AD7AD0变高阻态7.RD变低 发给内存,CPU将进行读操作8.DEN 变低 允许数据收发器进行数据传送,T2状态,(DS)=3000H,(BX)=500CH,(3500CH)=9AH 执行 MOV AL,BX,28,(DS)=3000H,(BX)=500CH,(3500CH)=9

7、AH 执行 MOV AL,BX,29,(DS)=3000H,(BX)=500CH,(3500CH)=9AH 执行 MOV AL,BX,30,说明:在T3上升沿检测READY为低电平，则下一个T状态为Tw，其上升沿检测READY为高电平，则下一个为T4。,TW状态：等待状态,总线上信息与T3状态信息相同。此状态为配合CPU和外设数据传输,外设通过READY线发“数据未准备好”,CPU则在T3状态后插入TW状态；外设通过READY线发“准备好”，CPU则脱离TW状态，进入T4状态。,2、具有等待状态的总线读周期,31,3、I/O端口、存储器写周期时序 指8088CPU向I/O端口或存储器进行写数据

8、时，各有关引脚信号随时间变化的情况。,32,I/O端口、存储器写周期时序,33,例 假设(DS)=6000H,(DI)=300AH,(BL)=7CH 执行 MOV DI,BL,34,(DS)=6000H,(DI)=300AH,(BL)=7CH 执行 MOV DI,BL,1.IO/M变低，CPU将对内存进行操作2.A19A0上出现地址信号 0110 0011 0000 0000 1010 A19 A15 A11 A7 A3 A03.ALE上出现正脉冲信号4.DT/R变高，数据收发器发送,T1状态,35,(DS)=6000H,(DI)=300AH,(BL)=7CH 执行 MOV DI,BL,36,(DS)=6000H,(DI)=300AH,(BL)=7CH 执行 MOV DI,BL,T3状态,9.继续提供状态信号S6S3 数据信号D7D0,10.维持有关控制信号不变,37,(DS)=6000H,(DI)=300AH,(BL)=7CH 执行 MOV DI,BL,进入AL,作 业,