数控分频器的设计.docx
《数控分频器的设计.docx》由会员分享,可在线阅读,更多相关《数控分频器的设计.docx(8页珍藏版)》请在三一办公上搜索。
1、课程设计论文数控分频器的设计姓 名:沈辉学 号:09325219专业:电子信息工程班 级:0932522012年11月9日数控分频器的设计摘要在数字逻辑电路设计中,分频器是一种基本电路。通常用来对某 个给定频率进行分频,以得到所需的频率。数控分频器的功能是在输 入端输入不同数据时,对输入时钟产生不同的分频比,使输出信号的 频率为输入数据的函数。数控分频器的输出信号频率为输入数据的函 数。用传统的方法设计其设计过程和电路都比较复杂且设计成果的 可修改性和可移植性都较差。基于VHDL的数控分频器设计整个过程 简单、快捷,极易修改,可移植性强。他可利用并行预置数的加法计数 器和减法计数器实现。广泛应
2、用于电子仪器、乐器等数字电子系统中。此设计以quartusII为开发平台,用VHDL语言设计了数控分频 器,并生成原理图,完成了分频的功能并在quartusII上仿真,验证 通过。关键词:QuartusII VHDL语言数控分频器仿真一、设计目的1、学习EDA工具的基本应用;2、学习quartusII的使用;3、学习verilog设计;4、学习数控分频器的设计方法。二、设计特点1、采用VHDL硬件编程语言和模块化的设计方法,设计的可移植性好;2、能实现整数的等占空比分频;3、可以轻松实现可控分频,降低了设计的复杂性。三、设计原理数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信
3、 号有不同的分频比,数控分频器就是用计数值可并行预置的加法计数器设计完成 的,方法是将计数溢出位与预置数加载输入信号相接即可,其基本的框图如图1所示。elkINPUT!2 VCC :FENPIN-2CLK;-QUT?UT IaDATAC7.0;data7.0INPUT:VCC :图1分频器基本框图四、设计步骤4.1设计原理(1)创建工程,并命名位skfpq;(2)打开QuartusII,建立VHDL文件,并输入设计程序,保存;(3)启动编译;(4)建立仿真波形图;(5)仿真测试和波形分析。4.2设计程序module skfpq(clk,q,sel);input clk;input 1:0 se
4、l;output reg q;reg q0,q1,q2,q3;always (posedge clk)begin q0=q0;q0=q0;endalways (posedge q0)begin q1=q1;q1=q1;endalways (posedge q1)begin q2=q2;q2=q2;endalways (posedge q2)begin q3=q3;q3=q3;endalways (sel)case(sel)2b00: q=q0;2b01: q=q1;2b10: q=q2;2b11: q=q3;endcaseendmodule此程序有QuartusII进行仿真测试,仿真后用RTL
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数控 分频器 设计

链接地址:https://www.31ppt.com/p-5306794.html