第03章8086微处理器.ppt

《第03章8086微处理器.ppt》由会员分享，可在线阅读，更多相关《第03章8086微处理器.ppt（126页珍藏版）》请在三一办公上搜索。

1、第 3 章,8086微处理器,教学重点,8086/8088的编程结构引脚信号工作模式8086/8088的总线操作与时序8086/8088的I/O组织,教学要求,理解微处理器的内、外部逻辑结构了解8086/8088的功能结构理解各个寄存器组织方式和I/O组织方式理解存储器的地址空间与寻址的概念了解数据的存储格式，理解存储器分段的概念熟练掌握物理地址的形成方法掌握信息的分段存储与段寄存器之间的关系理解8086/8088的引脚定义和两种系统组织方式（最大模式和最小模式）理解时序的概念了解8086/8088的典型总线时序及其分析方法,第3章 8086微处理器,3.1 8086微处理器的编程结构3.2

2、8086的外部结构3.3 8086CPU的基本操作时序,3.1 8086微处理器的编程结构,8086的功能部件 8086的总线周期的概念,8086的功能部件,从功能上8086分为两部分,即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。总线接口部件的功能是负责与存储器、I/O端口传送数据。执行部件的功能就是负责指令的执行。,8086/8088 CPU编程结构图,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通 用 寄 存 器,AX,BX,CX,DX,ALU数据总线（16位）,运算寄存器,ALU,标志寄存器,EU

3、 控制电路,执行部件EU,1 2 3 4 5 6,数据总线8088:8位8086:16位,输入/输出 控制电路,地址总线20位,指令队列缓冲器,8088,8086,Q总线（8位）,指令指针,段寄存器,外部总线,总线接口部件BIU,地址加法器,总线接口部件BIU,总线接口部件由下列各部分组成：四个段地址寄存器，即 CS16位的代码段寄存器，DS16位的数据段寄存器，ES16位的扩展段寄存器，SS一16位的堆栈段寄存器；16位的指令指针寄存器IP；20位的地址加法器；6字节的指令队列；输入输出控制电路。,段寄存器与存储器分段,实模式下，Pentium微处理器的1MB内存空间被分成段，每段具有64K

4、B的连续存储区。段是可独立寻址的内存单位，每个段的起始地址由一个基址设定，它是一个段最低的地址。实模式下最多可以同时有6个段处于活动状态：一个代码段、一个堆栈段、4个数据段。内存中哪些段处于活动状态由6个段寄存器确定，每个段寄存器保存16位基址。CS代码段(Code Segment)DS数据段(Data Segment)SS堆栈段(Stack Segment)ES附加段(Extra Segment)FS 数据段FGS 数据段G,指令指针寄存器,用来确定代码段中当前将要被执行的指令的偏移地址（相对于代码段基址）IP由控制程序分支的指令、中断以及异常等隐含控制，用户程序不能直接控制 IP。,IP(

5、Instruction Pointer),执行部件EU,执行部件由下列几个部分组成：四个通用寄存器，即AX、BX、CX、DX；四个专用寄存器，即基数指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，目的变址寄存器DI；标志寄存器PSW；算术逻辑单元ALU。,通用寄存器,包括4个通用数据寄存器，2个变址寄存器和2个指针寄存器,通用数据寄存器,累加寄存器(Accumulator）基址寄存器（Base）计数寄存器（Counter）数据寄存器（Data）,可以存放32位双字数据、低16位可以存放字数据、低16位的两个8位可以存放字节数据,在进行算术运算和逻辑运算时，通用数据寄存器任何一个都可以作为

6、源操作数或目的操作数。,用来暂存计算过程中所用到的操作数，结果或其它信息。,为与8086微处理器兼容，通用寄存器的低16位部分与8086有相同的名称,累加器是算术运算的主要寄存器，例如：ADD AX,BX所有I/O指令都使用这一寄存器与外部设备交换数据。例如：IN AL,20HOUT 30H,AX,通用数据寄存器,基址寄存器在计算内存储器地址时，经常用来存放基址。例如：MOV AX,BX+03H,由于实模式下存放地址值的长度只能是16位，因此当BX作为基址指针使用时，只能使用BX,通用数据寄存器,通用数据寄存器,计数寄存器 在循环LOOP指令和串处理指令中用作隐含计数器。例如：MOV CX,2

7、00HAGAIN:LOOP AGAIN；（CX)-1(CX),结果0转AGAIN,通用数据寄存器,数据寄存器一般在双字长乘除法运算时，把DX和AX组合在一起存放一个双字长(32位)数，DX用来存放高16位;例如：MUL BX;(AX)(BX)(DX)(AX)对某些I/O操作DX可用来存放I/O的端口地址（端口地址 256）。例如：IN AL,DX,指针与变址寄存器,0,15,16,31,7,8,SP,BP,SI,DI,ESP,EBP,ESI,EDI,用于存放偏移量地址。,实模式下存放地址值的长度只能是16位，因此指针与变址寄存器只能使用SP、BP、SI、DI32位寄存器ESP、EBP、ESI、

8、EDI可以作为通用数据寄存器使用,偏移量地址表示某一存储单元相对于段寄存器所指定的基址的位移量。,SP堆栈指针(stack pointer)用来指示栈顶的偏移地址BP基址指针(base pointer)存放堆栈段中一个数据区基地址的偏移地址,SP和BP为指针寄存器，用于访问堆栈段中的数据,0,15,16,31,7,8,SP,BP,SI,DI,ESP,EBP,ESI,EDI,指针与变址寄存器,SI和DI为变址寄存器，用于访问数据段和附加段中的数据SI源变址（Source Index）存放源操作数的偏移地址DI目的变址（Destination Index）存放目的操作数的偏移地址,指针与变址寄存器

9、,常用来确定数据段中某一存储单元的地址 例如：MOV AX,SI,指针与变址寄存器,例：MOV SI,2000HMOV DI,3000HMOV CX,100HCLD.MOVSB.,在串处理指令中，SI、DI作为隐含的源变址和目的变址寄存器分别达到在数据段和附加段中寻址的目的。,SI,DI具有自动增量和自动减量功能,标志寄存器,实模式下标志寄存器有9个标志位：6个状态标志位，3个控制标志位,状态标志位反映算术或逻辑运算后结果的状态，由处理器根据计算结果自动设置CF进位标志(Carry Flag)运算结果最高位产生进位或借位，置CF=1PF奇偶标志(Parity Flag)结果低8位中1的个数为偶

10、数，置PF=1AF辅助进位标志(Auxiliary Carry Flag)低4位产生进位置AF=1，用于十进制数运算调整,FLAGS,0,15,ZF 零标志(Zero Flag)运算结果为0，置ZF=1SF 符号标志(Sign Flag)与运算结果的最高位(符号位)相同OF溢出标志(Overflow Flag)补码运算结果超过了机器表示的范围，置OF=1可以用来判断有符号整数补码运算结果的正确性,FLAGS,标志寄存器,0,15,例如:MOV AL，4FH 0100 1111 ADD AL，31H+0011 0001 1000 0000则对标志影响为：CF=0D7未产生进位；PF=01的个数为

11、奇数；AF=1D3有进位；ZF=0结果非零；SF=1最高位为1；OF=1结果为128,标志寄存器,FLAGS,0,15,控制标志用于控制CPU的操作，由程序设置或清除：DF方向标志(Direction Flag)控制数据串操作指令的步进方向 STD指令将DF置1，使串操作过程中地址自动递减 CLD指令将DF清0，使串操作过程中地址自动递增IF中断允许标志(Interupt Flag)控制可屏蔽中断 STI指令将IF置1，允许CPU接受可屏蔽中断请求 CLI指令将IF清0，禁止CPU接受可屏蔽中断请求TF陷阱标志(Trap Flag)为调试程序而设 将TF置1，CPU处于单步工作方式 将TF清0

12、，CPU正常执行程序,FLAGS,0,15,标志寄存器,BIU和EU的动作管理和协调工作,BIU和EU作为CPU的两大部件，虽然不是同步工作的，但是它们相互配合，并行工作，提高了效率。具体表现为：,每当8086的BIU的6指令队列中有2个字节为空的时候，BIU会自动从内存中取出下面的指令的字节放到指令队列中。,EU在执行指令的时候总是从BIU的指令队列的前部取出将要执行的指令，然后用几个时钟周期去执行。,在执行指令的过程中，如果指令需要访问内存或者端口，则EU请求BIU进入总线周期，从而完成访问。如果请求时，BIU正好空闲，那么BIU会马上响应请求；如果此时BIU正忙着取指令，那么访问内存和端

13、口的请求必须要BIU完成指令的读取后方可被响应。,当指令队列已满，并且EU没有对BIU的内存和端口访问请求时，BIU进入空闲状态，这其实是BIU对EU的等待。在执行各种控制转移指令时，下面要执行的指令不是程序中紧接着的指令了，但是指令队列中已经将那些指令装入了指令队列，而这些指令是没有用的。此时，BIU会将指令队列清空，接着往指令队列中装入转向目标地址处的指令。,内存地址空间和数据组织,实模式下Pentium微处理器只有20条地址线有效，因此实模式下内存空间为220=1MB，物理地址由00000-FFFFF(H)编码,实模式内存地址空间组织,存储单元地址按照字节编址,.,1100 1111B,

14、.,物理地址,内存,00000H,00001H,00002H,0ABCDH,0FFFFFH,内存地址空间和数据组织,若存放的信息是字节，则按顺序存放若存放的信息是字，则将字的低位字节存放在低地址，高位字节存放在高地址若存放的信息是双字，则将双字的低位字存放在低地址，高位字存放在高地址,低字节低地址，高字节高地址,例.双字A00055FF如何存储在地址为02102的存储单元中例.字23AB如何存储在地址为02102的存储单元中,对准双字：对应地址是4的倍数对准字：对应地址是2的倍数,内存地址空间和数据组织,存放数据的起始地址可以任意，但是字数据存放在偶数地址单元，双字数据存放在能被4整除的地址单

15、元，可以改善程序性能。处理器对内存的访问只需一个总线周期,内存地址空间和数据组织,例如：MOV AX,1000HMOV DS,AXMOV AX,0010H,CPU,高位字节,低地址,高地址,10011H,10010H,内存,AX,低位字节,数据总线,内存地址空间和数据组织,例如：MOV AX,1000HMOV DS,AXMOV AX,0011H,CPU,高位字节,低地址,高地址,10012H,10011H,内存,AX,低位字节,数据总线,空闲,CPU,高位字节,低地址,高地址,10012H,10011H,AX,低位字节,数据总线,空闲,实模式下，1MB内存空间分通用和专用两个区域00000-0

16、03FF 专用，存放中断向量表00400-FFFFF通用,中断向量表表内指针用来指出相应的中断服务程序的起始点，表内每个指针占2个字，占据较高地址的是段基址，占据较低地址的是偏移量,？中断向量表可以包含 个中断指针,内存地址空间和数据组织,逻辑地址和物理地址,实模式下逻辑地址由段基址和偏移量两部分组成。编写程序时只能使用逻辑地址。段基址是段寄存器给出的段起始地址；偏移量为存储单元在段内相对于段起始地址的偏移距离，也称为偏移地址段基址和偏移量都为16位逻辑地址的表示形式段基址:偏移量段基址来自段寄存器。偏移量通常来自指令指针寄存器、基址寄存器、指针寄存器和变址寄存器，也可以由其中几个寄存器的内容

17、组合而成。,逻辑地址和物理地址,访问存储器的操作数类型不同，使用的段寄存器和段内偏移量的来源也不同。实模式下，缺省的段寄存器和偏移地址的结合方式：CSIP指令SSSP堆栈操作SSBP存取堆栈内的数据DSBX、SI、DI或指令中存取数据段的的局给出的8/16位地址部数据ESDI串操作的目标操作数,段寄存器 偏移地址 操作类型,物理地址是CPU与存储器进行数据交换时实际寻址所使用的地址。实模式下物理地址为20位。每个内存单元的物理地址都是唯一的，同一个物理地址可以由不同的逻辑地址来构成。,逻辑地址和物理地址,例.假设段寄存器内容为002A,偏移量为0023，求构成的物理地址,程序员在编制程序时要把

18、存储器划分成段，实模式下段内地址16位，所以每个段的大小最大可达64KB。实际编程时，可以根据需要来确定段大小，可以是64K范围内的任意字节数。段不能起始于任意地址，而必须从分段（paragraph）的首地址开始。分段：从0地址开始每16字节为一个分段。0000H，0001H，0002H，000EH，000FH第0分段 0010H，0011H，0012H，001EH，001FH 0020H，0021H，0022H，002EH，002FH FFF0H,FFF1H,FFF2H,FFFEH,FFFFH 第64K-1个分段其中第一列就是每个分段的首地址。,逻辑地址和物理地址,逻辑地址和物理地址,JMP

19、 F000:0100 MOV AX,D000MOV DS,AXMOV AX,A320MOV SS,AXMOV AX,7200MOV ES,AXMOV AX,3000MOV FS,AXMOV AX,1000MOV GS,AX,CSDSSSESFSGS,F000D000A320720030001000,64K代码段,64K数据段,64K堆栈段,64K数据段E,64K数据段F,64K数据段G,FFFFFF0000D0000A320072000300001000000000,F000:0100,逻辑地址和物理地址,MOV AX,FFFFMOV DS,AXMOV AL,0010,物理地址：FFFF0 0

20、010 100000,+,MOV AX,FFFFMOV DS,AXMOV AL,FFFF,物理地址：FFFF0 FFFF 10FFEF,+,物理地址1000010FFEF超出了实模式1MB寻址空间范围,逻辑地址和物理地址,通过开放地址线A20，使Pentium微处理器访问1BM以上的65520字节的内存空间HMA(High Memory Area，高端内存区)Pentium微处理器有一个输入引脚A20M#，用于确定是否开放A20地址线，PC兼容机一般通过92H端口的第1位控制控制A20M#。,IN AL,92HOR AL,00000010BOUT 92H,AL开放A20地址线,IN AL,92

21、HAND AL,11111101BOUT 92H,AL屏蔽A20地址线,逻辑地址和物理地址,当Pentium微处理器的A20M#引脚为低电平时，将在1MB处发生地址环绕8086微处理器对于1MB以上的物理内存只能进行地址环绕操作,堆栈操作,堆栈是按照“先进后出”原则组织的存储区域，实模式下堆栈的大小最大为64KB堆栈由堆栈段寄存器SS和堆栈指针寄存器SP来寻址，SS给出堆栈段的段基址，SP指向当前栈顶段基址到栈顶的偏移量栈底为堆栈空间的高地址单元，栈顶为低地址单元。实模式下，堆栈操作以字为单位。数据进栈，栈顶向低地址方向浮动，高位字节存入高地址单元，低位字节存入低地址单元数据出栈，栈顶向高地址

22、方向浮动，低位字节弹到目的操作数的低位，高位字节弹到目的操作数的高低位,堆栈操作,2.4 实模式输入/输出地址空间,Pentium微处理器的I/O地址空间与内存地址空间是相互独立的，I/O地址空间安排I/O端口。I/O地址空间的地址范围0000FFFF共64KB，I/O地址仅为16位,习题,1.实模式下Pentium微处理器的堆栈操作是怎样进行的，试举例说明2.字ABCD(H)存放在地址为0A002(H)的存储单元中，如何存放，是对准字还是非对准字？3.双字F0237614(H)存放在地址为0A002(H)的存储单元中，如何存放，是对准双字还是非对双准字？4.在实模式下，物理地址是如何形成的？

23、计算下列逻辑地址对应的物理地址：1000:12340100:ABCDF000:FFF00020:AA00,8086的总线周期的概念,8086 CPU通过总线对存储器或I/O端口进行一次访问所需要的时间称为一个总线周期，为了取得指令或传送数据，就需要CPU的总线接口部件执行一个总线周期。一个典型的总线周期序列为：,3.2 8086的外部结构,最小模式和最大模式的概念 8086的引脚信号和功能 8086的最小模式 8086的最大模式,最小模式和最大模式的概念,最小模式，就是在系统中只有8086一个微处理器。在这种系统中，所有的总线控制信号都直接由8086产生，因此，系统中的总统控制电路被减到最少。

24、这些特征就是最小模式名称的由来。最大模式是相对最小模式而言的。最大模式用在中等规模的或者大型的8086系统中。在最大模式系统中，总是包含有两个或多个微处理器，其中一个主处理器就是8086，其他的处理器称为协处理器，它们是协助主处理器工作的。,8086CPU的两种工作模式,8086可工作于两种模式：最小模式和最大模式最小模式为单处理机模式，控制信号较少，一般可不必接总线控制器。最大模式为多处理机模式，控制信号较多，须通过总线控制器与总线相连。,8086和8088引脚对比图,二、8086最小模式下的主要引脚,数据和地址引脚读写控制引脚中断请求和响应引脚总线请求和响应引脚其它引脚,8086的引脚特性

25、,VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS1)INTA(QS0)TESTREADYRESET,8086有40个引脚，其中第33（最小/最大模式）脚很关键，它是一条输入线，可以加高电平，也可以加低电平，由该线所加电平的高或低电平决定24-31引脚的功能（24-31引脚的功能取决于8086工作在最小模式还是最大模式）其他引脚不受第33引脚的影响，我们把这部分引脚称为一般引脚。,最小模式1-40引脚的功能定义,MN/MXVCC、GN

26、DCLKAD15-AD0A19A16S6S3 BHE/S7 ALERD，WRMIO,DENRESETREADYTESTNMIINTRINTAHOLDHLDA,1.MN/MX引脚,MN/MX 工作模式控制=0（接地）：工作于最大模式；=1（接Vcc）：工作于最小模式。,2.AD15AD0(地址/数据复用引脚),AD15-AD0（地址/数据）：分时复用的存储器或端口的地址/数据总线。传送地址时为单向的三态输出，传送数据时可双向三态输入/输出。在总线周期的T1状态，输出要访问的存储器或I/O端口的地址；T2状态浮置成高阻状态，为传输数据做准备；在T3状态，用于传输数据；T4状态，结束总线周期。,当C

27、PU响应中断，DMA方式时，这些线处于浮空状态（高阻态）。,直接存储器存取(DMA)方式，使数据的传送不经过CPU，由DMA控制器来实现内存与外设，或外设与外设之间的直接快速传送。,2.AD15AD0(地址/数据复用引脚),A19-A16是地址的高4位，在T1输出地址S6-S3是CPU的状态信号，在T2-T4时输出CPU状态当访问存储器时，T1输出的A19-A16与AD15-AD0组成20位地址信号而访问I/O端口时 A19-A16=0000，AD15-AD0为16位地址信号,3.A16/S3A19/S6地址/状态复用引脚,状态信号的S6=0，表示当前8086与总线相连S5标志中断允许IF的状

28、态S4和S3组合指示当前使用的段寄存器（00，01，10，11）分别指ES，SS，CS，DS在进行DMA方式时，A19-A16/S6-S3浮空,3.A16/S3A19/S6地址/状态复用引脚,S6=0表示CPU正与总线相连；S5=1表示允许可屏蔽中断；S5=0禁止。S3,S4组合表示段寄存器的使用。,3.A16/S3A19/S6地址/状态复用引脚,4.BHE/S7高8位数据允许/状态复用引脚,三态，输出 BHE 在T1时输出，表示总线高8位AD15AD8上的数据有效 S7在T2T4时输出，未赋予定义，作备用状态信号线,8086有16条数据线，可用低8位传送一个字节，也可用高8位传送一个字节，还

29、可用高8位和低8位一起传送一个字（16位）。BHE和A0就是用来区分这几类传输的。BHE 和A0组合起来表示当前数据在总线上的格式，如下表,4.BHE/S7高8位数据允许/状态复用引脚,4.BHE/S7高8位数据允许/状态复用引脚,00010001,00100010,00110011,01000100,字节,字,双字,00100,00101,00110,00111,4.BHE/S7高8位数据允许/状态复用引脚,存储器分为奇、偶体的原因：8086有16条数据线，但常用的存储器为8位数据线，为了实现8086既可存取8位数据，又可存取16数据，8086通过BHE和A0线的逻辑组合将存储器分为两部分：

30、奇地址存储器和偶地址存储器。,8086的存储体结构,8086的存储体结构,BHE和A0的意义,8086系统的存储器高低位连接逻辑结构,ALE(Address Latch Enable)：读写控制引脚地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD7AD0和A19/S6A16/S3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来.,5.地址锁存允许信号ALE引脚,M/IO(IO/Memory)：读写控制引脚I/O或存储器访问，输出、三态该引脚输出低电平时，表示CPU将访问I/O端口，这时地址总线A15A0提供16位I

31、/O口地址该引脚输出高电平时，表示CPU将访问存储器，这时地址总线A19A0提供20位存储器地址 当DMA时，此线浮空,6.存储器/IO控制信号引脚,WR（Write）：写信号输出写控制，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口，当DMA时，此线浮空。RD（Read）：读信号输出读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据，当DMA时，此线浮空。,7.读写控制引脚,M/IO、WR和RD是最基本的控制信号组合后，控制4种基本的总线周期,7.读写控制引脚,READY：读写控制引脚存储器或I/O口就绪，输入、高电平有效在总线操作周期

32、中，8088 CPU会在第3个时钟周期的前沿测试该引脚如果测到高有效，CPU直接进入第4个时钟周期如果测到无效，CPU将插入等待周期TwCPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期Tw,8.READY准备好信号输入引脚,总线周期,T2,T1,T3,Twait,T4,标准总线周期,增加了等待状态的总线周期,若在T2周期下降沿检测到READY=0，将插入等待周期，插入的个数取决于READY何时变为1。,采样,8.READY准备好信号输入引脚,检测存储器或外设是否准备好数据传输,8.READY准备好信号输入引脚,DEN（Data Enable）：读写控制

33、引脚数据允许，输出、三态、低电平有效有效时，表示当前数据总线上正在传送数据，可利用它来控制对数据总线的驱动，为数据总线收发器提供一个控制信号。,9.DEN数据允许信号引脚,DT/R(Data Transmit/Receive)读写控制引脚数据发送/接收，输出、三态该信号表明当前总线上数据的流向高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）,10.DT/R数据收发信号输出引脚,11.INTR可屏蔽中断请求信号引脚,INTR(Interrupt Request):中断请求和响应引脚可屏蔽中断请求，输入、高电平有效有效时，表示请求设备向CPU申请可屏蔽中断该请求的优先级别较低，并可通

34、过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽,INTA(Interrupt Acknowledge):中断请求和响应引脚可屏蔽中断响应，输出、低电平有效有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期。中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线,12.INTA中断响应信号输出引脚,NMI(Non-Maskable Interrupt)中断请求和响应引脚不可屏蔽中断请求，输入、上升沿有效有效时，表示外界向CPU申请不可屏蔽中断该请求的优先级别高于INTR，并且不能在

35、CPU内被屏蔽当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务,主机与外设进行数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处理掉电等系统故障,13.NMI非屏蔽中断输入引脚,HOLD：总线请求和响应引脚总线保持（即总线请求），输入、高电平有效有效时，表示总线请求设备向CPU申请占有总线该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权,DMA控制器等主控设备通过HOLD申请占用系统总线（通常由CPU控制）,14.HOLD总线保持请求输入引脚,HLDA(HOLD Acknowledge)中断请求和响应引脚总线保持响应（即总线响应），输出、高电平

36、有效有效时，表示CPU已响应总线请求并已将总线释放此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权,15.HLDA总线保持响应输出引脚,16.RESET复位信号输入引脚,RESET复位请求，输入、高电平有效该信号有效，将使CPU回到其初始状态；当它再度返回无效时，CPU将重新开始工作8086/8088复位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0H,CLK（Clock）时钟输入系统通过该引脚给CPU提供内部定时信号。8088的标准

37、工作时钟为5MHzIBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns 占空比必须为33(高1/3，低2/3),17.CLK时钟输入引脚,测试，输入、低电平有效；该引脚与WAIT指令配合使用；当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行；也就是说，WAIT指令使CPU产生等待，直到引脚有效为止；在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步；,18.TEST测试信号输入引脚,Vcc电源输入，向CPU提供5V电源GND接地，向CPU提供参考地电平,19.地

38、、电源引脚,最小模式下的连接示意图,8086CPU,控制总线,数据总线,地址总线,地址锁存器,数据总线缓冲器,ALE,时钟发生 器,8284A,地址/数据,8286,8282,Vcc,DEN,DT/R,3.1 8086CPU的基本操作时序,系统的复位和启动操作；暂停操作；总线操作；中断操作；最小模式下的总线保持；,系统的复位和启动操作,8086的复位和启动操作是通过RESET引脚上的触发信号来实现的。8086要求复位信号RESET起码维持个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于50微秒的高电平。当RESET信号一进入高电平，8086 CPU就会结束现行操作，并且，只要RE

39、SET信号停留在高电平状态，CPU就维持在复位状态。在复位状态，CPU各内部寄存器都被设为初值。从右表中看到，在复位的时候，代码段寄存器CS和指令指针寄存器IP分别初始化为FFFFH和0000H。所以在复位之后再重新启动时，便从内存的FFFF0H处开始执行指令。因此，一般在FFFF0H处存放一条无条件转移指令，转移到系统程序的入口处。这样，系统一旦启动，便自动进入系统程序。,数据从存储器读出的总线操作读总线周期,DEN=0并且DT/R=0时打开总线缓冲器，将其放到CPU总线上，供CPU读入,此信号与M/IO信号共同构成存储器读控制信号,由ALE信号将地址锁存到地址锁存器,存储器读总线周期,T1

40、状态送出存储器地址T2状态存储器读控制信号有效T3状态检测I/O CH RDY准备好信号，确定是否插入等待状态TwT4状态读取存储器送来的数据,I/O读总线周期,T1状态送出I/O地址T2状态I/O读控制信号有效T3状态确定插入一个等待状态TwTw状态检测I/O CH RDY准备好信号，确定是否再插入等待状态TwT4状态CPU读取外设送来的数据,数据写入存储器时的总线操作写总线周期,由ALE信号将地址锁存到地址锁存器,DEN=0并且DT/R=1时打开总线缓冲器，将其放到系统数据总线上,此信号与M/IO信号共同构成存储器写控制信号，将数据写入存储器,存储器写总线周期,T1状态送出存储器地址T2状

41、态存储器写控制信号有效；同时送出数据T3状态检测I/O CH RDY准备好信号，确定是否插入等待状态TwT4状态存储器读取数据,I/O写总线周期,T1状态送出I/O地址T2状态I/O写控制信号有效；同时在送出数据T3状态确定插入一个等待状态TwTw状态检测I/O CH RDY准备好信号，确定是否再插入等待状态TwT4状态外设读取CPU送来的数据,空操作时序,只有在CPU和内存及I/O接口之间传输数据时，CPU才执行总线周期；CPU在不执行总线周期时，总线接口部件就不和总线打交道，此时，进入总线空闲周期。总线空闲周期中，状态信息S6S3和前一个总线周期（可能为读周期，也可能是写周期）的一样。如果

42、前面一个总线周期是写周期，地址数据复用引脚上还会在空闲周期中继续驱动前一个总线周期的数据AD15AD0。如果前面一个总线周期是读周期，则AD15AD0在空闲周期中处于高阻状态。在空闲周期中，尽管CPU对总线进行空操作，但在CPU内部，仍然进行着有效的操作。比如执行某个运算，在内部寄存器之间传输数据等，按照8086编程结构，可以想到这些动作都是由执行部件进行的。实际上，总线空操作是总线接口部件对执行部件的等待。,练习题,8088CPU有6个状态标志，其中的4个是_、_、_、_。8086的存储器空间最大为_，利用_方法可以实现16位寄存器对20位地址的寻址，写出取指令时，20位物理地址的形成情况_

43、。加电启动时，8086的启动程序应从_开始执行。该执行单元一般存放_指令。,8086CPU在内部结构上由_和_组成。8086CPU的四个段寄存器分别是_、_、_、_。8086上电复位后，其内部(CS)=_，(IP)=_。8088CPU的标志位ZF=1表示_；标志位IF=1表示_。8088 CPU内部设置有一个_字节的指令队列寄存器。在8086系统中，若某一存贮单元的逻辑地址为7FFF:5020H，则其物理地址为_,已知当前CS=2020H，那么该代码段的首地址为_8088 CPU的外部数据线有_条，内部数据线有_条。系统总线由_、_、_三类传输线组成。8086被复位后，寄存器(PSW）=_；(

44、IP)=_；(CS)=_。,8086与8088这两个微处理器在结构上有何相同点，有何主要区别？答：相同点：（1）内部均由EU、BIU两大部分组成，结构基本相同。（2）用户编程使用的寄存器等功能部件均为16位。（3）内部数据通路为16位。主要区别:（1）对外数据总线 8086：16位，8088：8位。（2）指令队列 8086：6级，8088：4级。,考核内容,通用寄存器组，段寄存器，标志寄存器概念：时钟周期、总线周期、分时复用总线 堆栈、物理地址，逻辑地址，偏移地址总线接口单元与执行单元功能20 位物理地址形成指令队列与堆栈规则字与非规则字最小工作方式与最大工作方式特点时钟发生/驱动器 8284

45、A，地址锁存器 8282作用与特点数据总线收发器 8286，总线控制器 8288 作用与特点,本章小结（一）,理解：8086 CPU 主要引脚的功能 了解：微处理器发展过程 8086 引脚功能和它的定时关系 8086 存储器组织 掌握：最小工作方式与最大工作方式区别 8086 微处理器特点,考核要求,本章小结（二）,重点掌握：时钟周期、总线周期、分时复用总线的概念 堆栈、逻辑地址、偏移地址、物理地址的概念 存储器的分段设计思想 逻辑地址与物理地址的关系 8086 CPU的内部结构 8086 的寄存器结构 指令队列与堆栈的特点与操作8088微处理器从存储器的偶地址单元读3个字，需要的总线周期数是

46、多少个？,本章小结（三）,复习题(一)：,3.18086的标志寄存器可以分成哪两类？按位写出各个标志的名称?3.2已知(AH)=77H，(AL)=33H能否说AX=7733H？为什么？SI寄存器可分为SH和SL吗？3.3简述8086内部EU和BIU两大功能单元各自的功能和这样组织的意义。,复习题(一)：,3.4在8086CPU的标志寄存器中，CF标志的定义及功能是什么？3.5什么是总线周期？3.6微处理器的最小模式和最大模式的含义分别是什么？3.78086与8088这两个微处理器在结构上有何相同点，有何主要区别？,复习题题解(一)：,3.18086的标志寄存器可以分成哪两类？按位写出各个标志的

47、名称?标志寄存器PSW是16位寄存器，7位未用。PSW由控制标志和状态标志位两类 控制标志6个，CF：进位标志位；PF：奇偶标志位；AF：辅助进位标志位；ZF：零标志位；SF：符号标志位；OF：溢出标志位 状态标志位3个，DF：方向标志位；I F：中断标志位；TF：跟踪标志位。,复习题题解(一)：,3.2已知(AH)=77H，(AL)=33H能否说AX=7733H？为什么？SI寄存器可分为SH和SL吗？能。因为AX是16位的数据寄存器，它可以以字(16位)或以字节(8位)形式访问。不能。因为SI是16位的源变址寄存器，只能以字(16位)为单位使用。,复习题题解(一)：,3.3简述8086内部E

48、U和BIU两大功能单元各自的功能和这样组织的意义。在8086内部，按功能划分可分为BIU和EU两大部分，BIU主要负责总线接口，与存储器和I/O接口进行数据传递；而EU则是执行部件，主要是执行指令；这两部分分开可以在执行指令的同时，从存储器中将将要执行的指令取到指令队列，使两部分并行工作，提高CPU的速度。,复习题题解(一)：,3.4在8086CPU的标志寄存器中，CF标志的定义及功能是什么？在CPU进行加法或减法运算时，将有进位或借位产生，标志位CF被置1；而没有进位或错位时CF为0。在实际应用中，经常得用CF来实现多字节或多个字长的加减法。另外，利用CF来判断两个无符号数比较大小。,复习题

49、题解(一)：,3.5什么是总线周期？CPU使用总线完成一次存储器或I/O接口的存取所用的时间，称为总线周期，一个基本的总线周期包含4个T状态，分别称为T1、T2、T3、T4。,复习题题解(一)：,3.6微处理器的最小模式和最大模式的含义分别是什么？最小模式-系统中只有1片微处理器。总线由微处理器产生和控制。最大模式-系统中有多片微处理器，需要较强的驱动能力，总线由总线控制器产生和控制,复习题题解(一)：,3.78086与8088这两个微处理器在结构上有何相同点，有何主要区别？相同点：1.内部均由EU、BIU两大部分组成，结构基本相同。2.用户编程使用的寄存器等功能部件均为16位。3.内部数据通

50、路为16位。主要区别:1.对外数据总线8086：16位，8088：8位。2.指令队列8086：6级，8088：4级。,复习题(二)：,3.88086CPU的四个段寄存器分别是、。3.9在8088系统中，从偶地址读写两个字时，需要 个总线周期。3.10 8086CPU内部设置有一个 字节的指令队列寄存器。3.11 8086的一个基本总线周期通常是由 个时钟周期构成的。,复习题(二)：,3.12 8086 CPU的外部数据总线有 条，8088 CPU的外部数据线有 条。3.138086CPU中的SS称为 寄存器，DS称为 寄存器。在8086CPU中，SP指明；IP指明。3.148086状态标志寄存